公开(公告)号：KR1020160125209A

公开(公告)日：2016-10-31

申请号：KR1020150056098

申请日：2015-04-21

Applicant: 삼성전자주식회사

Inventor： 이현정 ,  박금석 ,  조진영 ,  탁용석

IPC: H01L29/78 ,  H01L21/76

CPC classification number: H01L29/41791 ,  H01L29/785

Abstract: 기판상으로부터돌출한핀 액티브영역, 상기핀 액티브영역상의게이트패턴들, 상기게이트패턴들사이의상기핀 액티브영역내에형성된소스/드레인영역, 및상기소스/드레인영역상의컨택패턴을포함하는반도체소자가설명된다. 상기소스/드레인영역은물결모양의상면을갖는하부소스/드레인영역을가질수 있다.

Abstract translation: 提供一种半导体器件。 在一些示例中，半导体器件包括从基板突出的鳍状有源区域，设置在鳍状有源区域上的栅极图案，设置在栅极图案之间的鳍状主动区域上的源极/漏极区域和设置在源极/ 漏区。 源极/漏极区域可以具有突出的中间部分，其可以形成源极/漏极区域的波形上表面。

公开(公告)号：KR1020140016008A

公开(公告)日：2014-02-07

申请号：KR1020120082905

申请日：2012-07-30

Applicant: 삼성전자주식회사

Inventor： 박금석 ,  유정호 ,  송우빈 ,  이병찬

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/823814 ,  H01L29/0684 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/66628

Abstract: In a semiconductor device and a method for manufacturing the same, the semiconductor device comprises a gate structure crossing an active area of a silicon substrate. Spacers are placed on both sides of the gate structure. Recessed silicon substrate portions on both sides of the spacers are filled with silicon patterns. The silicon patterns are protruding higher than the bottom surface of the gate structure. The bottom edge portion of the protruding portion is partly in contact with the upper side of an element separation area of the substrate. Two sidewalls which face each other in a channel width direction of the gate structure have a tilt toward the active area. A high concentration foreign substance area in which an N-type foreign substance is doped is included within the silicon pattern. The semiconductor device has excellent threshold voltage characteristics.

Abstract translation: 在半导体器件及其制造方法中，半导体器件包括与硅衬底的有源区域交叉的栅极结构。 隔板放置在门结构的两侧。 垫片两侧的嵌入硅衬底部分填充有硅图案。 硅图案比栅极结构的底表面突出。 突出部分的底边部分与衬底的元件分离区域的上侧部分接触。 在栅极结构的沟道宽度方向上彼此面对的两个侧壁朝向有源区域倾斜。 在硅图案中包含掺杂有N型异物的高浓度异物区域。 半导体器件具有优异的阈值电压特性。

公开(公告)号：KR1020170101729A

公开(公告)日：2017-09-06

申请号：KR1020160024710

申请日：2016-02-29

Applicant: 삼성전자주식회사

Inventor： 김동우 ,  이현정 ,  김선정 ,  박금석 ,  이승훈 ,  조남규

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/06

CPC classification number: H01L29/66742 ,  B82Y10/00 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/1037 ,  H01L29/1079 ,  H01L29/41725 ,  H01L29/42392 ,  H01L29/515 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78618 ,  H01L29/78696

Abstract: 소자의성능을향상시킬수 있는구조를가지는반도체소자를제공한다. 본발명에따른반도체소자는기판으로부터돌출되는제1 방향으로연장되는핀형활성영역, 핀형활성영역의상면으로부터이격된위치에서핀형활성영역의상면과평행하게연장되고각각채널영역을가지는복수의나노시트, 핀형활성영역상에서제1 방향과교차하는제2 방향으로연장되고복수의나노시트각각의적어도일부를포위하는게이트, 복수의나노시트에연결된소스/드레인영역, 소스/드레인영역과의사이에에어스페이스를가지도록핀형활성영역및 복수의나노시트의사이의공간에개재되는절연스페이서를포함한다.

Abstract translation: 提供了具有能够改善器件性能的结构的半导体器件。 根据本发明的半导体装置是销形的有效区，所述销状，在与平行于所述销形的有效区的顶面延伸的活性区域的上表面间隔开的位置上的多个具有在第一方向延伸的各自的沟道区纳米片从衬底突出 中，第一方向和之间的空气在第二方向交叉延伸并围绕所述多个纳米片，每个的至少一些栅极，源极/漏极连接到所述多个纳米片，源区/上的销形的有效区漏区 绝缘间隔物插入在鳍状有源区和多个纳米片之间的空间中，以在其间具有空间。

公开(公告)号：KR1020160001792A

公开(公告)日：2016-01-07

申请号：KR1020140079057

申请日：2014-06-26

Applicant: 삼성전자주식회사

Inventor： 박금석 ,  유정호 ,  조진영 ,  구본영 ,  신동석 ,  윤홍식 ,  이병찬

IPC: H01L29/78 ,  H01L21/335

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/02636 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/785

Abstract: 본발명은반도체소자및 그의제조방법에관한것으로, 기판으로부터돌출된활성패턴, 상기활성패턴을가로지르는게이트구조체및 상기게이트구조체양 측의상기활성패턴상에배치되는소스/드레인영역들을포함하되, 상기소스/드레인영역들의각각은, 상기활성패턴과접하는제1 에피택시얼패턴, 및상기제1 에피택시얼패턴상의제2 에피택시얼패턴을포함하고, 상기제1 에피택시얼패턴은상기기판과동일한격자상수를갖는물질을포함하고, 상기제2 에피택시얼패턴은상기제1 에피택시얼패턴보다격자상수가큰 물질을포함하는반도체소자가제공된다.

Abstract translation: 半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。 半导体器件包括从衬底突出的有源图案，与有源图案交叉的栅极结构以及布置在栅极结构的两侧上的有源图案上的源极/漏极区域。 每个源极/漏极区域包括接触有源图案的第一外延图案和第一外延图案上的第二外延图案。 第一外延图案包括具有与基底相同的晶格常数的材料。 第二外延图案包括具有比第一外延图案更大的晶格常数的材料。

公开(公告)号：KR102200345B1

公开(公告)日：2021-01-11

申请号：KR1020140079057

申请日：2014-06-26

Applicant: 삼성전자주식회사

Inventor： 박금석 ,  유정호 ,  조진영 ,  구본영 ,  신동석 ,  윤홍식 ,  이병찬

IPC: H01L29/78 ,  H01L21/335

Abstract: 본발명은반도체소자및 그의제조방법에관한것으로, 기판으로부터돌출된활성패턴, 상기활성패턴을가로지르는게이트구조체및 상기게이트구조체양 측의상기활성패턴상에배치되는소스/드레인영역들을포함하되, 상기소스/드레인영역들의각각은, 상기활성패턴과접하는제1 에피택시얼패턴, 및상기제1 에피택시얼패턴상의제2 에피택시얼패턴을포함하고, 상기제1 에피택시얼패턴은상기기판과동일한격자상수를갖는물질을포함하고, 상기제2 에피택시얼패턴은상기제1 에피택시얼패턴보다격자상수가큰 물질을포함하는반도체소자가제공된다.

公开(公告)号：KR1020170138003A

公开(公告)日：2017-12-14

申请号：KR1020160069721

申请日：2016-06-03

Applicant: 삼성전자주식회사

Inventor： 이주현 ,  이창윤 ,  박금석 ,  박기수 ,  박성규 ,  최명수 ,  한규희

IPC: H01L21/02 ,  H01L21/683 ,  H01L21/687 ,  H01L21/67 ,  H01L21/205

Abstract: 본발명의예시적실시예에따른웨이퍼처리장치는, 챔버; 상기챔버내에배치되며, 웨이퍼가놓이는서셉터; 상기서셉터의중앙에서상기서셉터와연결되는중심축과, 상기중심축에서방사상으로연장되어상기서셉터의가장자리와연결되는지지대를포함하며, 상기서셉터를회전시키는지지유닛; 및상기중심축내에배치되는서로다른재질의제1 및제2 금속선과, 상기제1 및제2 금속선을연결하는접합부를갖는센서유닛;을포함할수 있다. 상기센서유닛은상기중심축이볼트체결방식으로상기서셉터와연결시 상기중심축의상단에배치되는상기접합부를통해서상기서셉터의저면과접촉할수 있다.

Abstract translation: 根据本发明示例性实施例的晶片处理设备包括：腔室; 放置在腔室中并放置晶片的基座; 连接到基座中心处的基座的中心轴和从中心轴线径向延伸并连接到基座边缘的支撑件，支撑件旋转基座; 并且传感器单元具有布置在中心轴线上的具有不同材料的第一金属线和第二金属线以及连接第一金属线和第二金属线的接合部分。 当中心轴以螺栓紧固方式连接到基座时，传感器单元可以通过设置在中心轴的上端处的接头与基座的底表面接触。

公开(公告)号：KR101776926B1

公开(公告)日：2017-09-08

申请号：KR1020100087618

申请日：2010-09-07

Applicant: 삼성전자주식회사

Inventor： 강성관 ,  박금석 ,  이병찬 ,  강상범 ,  김남규

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0847 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636

Abstract: 반도체소자의제조방법및 이에따라제조된반도체소자를제공한다. 반도체소자의제조방법은반도체기판상에게이트절연막을개재하여게이트전극을형성하고, 게이트전극양측의반도체기판에서, 상면및 상면에서연장되며상면에대해경사진측면들을갖는에피택셜층을형성하고, 에피택셜층의상면과측면들을캡핑하는(capping) 실리콘층을형성하고, 실리콘층과금속물질을반응시켜실리사이드층을형성하는것을포함한다.

Abstract translation: 一种制造半导体器件的方法和由此制造的半导体器件。 制造在形成通过栅极在半导体衬底上的绝缘膜，并且在两侧上的栅电极，从所述顶表面和所述顶表面延伸的栅电极的半导体衬底的半导体器件以及形成具有与所述上表面的倾斜轮廓的外延层的方法， 在外延层的顶部和侧面上形成覆盖硅层，并且使硅层与金属材料反应以形成硅化物层。

公开(公告)号：KR1020120038195A

公开(公告)日：2012-04-23

申请号：KR1020100099825

申请日：2010-10-13

Applicant: 삼성전자주식회사

Inventor： 박금석 ,  이승훈 ,  이병찬 ,  강상범 ,  박홍범

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/4236

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to prevent a crystal structure from being damaged due to an ion implantation process by removing the ion implantation process. CONSTITUTION: A substrate(110) includes a first surface(111a) and a second surface(111b,111c) which is recessed on both sides of the first surface. A gate pattern(120) includes a gate electrode(122) and a gate insulation layer(121) formed on the first surface. A gate spacer(124) is formed on a sidewall of the gate pattern and protects the side of a gate electrode. A silicon buffer layer(131) is formed on the second surface. A source region(132) and a drain region(133) are located on the silicon buffer layer.

Abstract translation: 目的：提供半导体器件及其制造方法，以通过去除离子注入工艺来防止晶体结构由于离子注入工艺而被损坏。 构成：衬底（110）包括在第一表面的两侧凹入的第一表面（111a）和第二表面（111b，111c）。 栅极图案（120）包括形成在第一表面上的栅电极（122）和栅绝缘层（121）。 栅极间隔物（124）形成在栅极图案的侧壁上并保护栅电极的侧面。 在第二表面上形成硅缓冲层（131）。 源极区（132）和漏极区（133）位于硅缓冲层上。

公开(公告)号：KR1020120025314A

公开(公告)日：2012-03-15

申请号：KR1020100087618

申请日：2010-09-07

Applicant: 삼성전자주식회사

Inventor： 강성관 ,  박금석 ,  이병찬 ,  강상범 ,  김남규

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0847 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L21/02362

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to prevent the contact of a SiGe(Silicon-germanium) epitaxial layer and a metal material by forming on an inclined and an upper side of a Si(Silicon) epitaxial layer. CONSTITUTION: A gate insulating layer(111) is interposed on an active area. A gate electrode(121) is formed. An epitaxial layer(150) having sides sloped over an upper side is formed. A silicon layer capping the upper side and sides of the epitaxial layer is formed. A silicide layer is formed by reacting the silicon layer and a metal material.

Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过在Si（硅）外延层的倾斜和上侧上形成来防止SiGe（硅 - 锗）外延层与金属材料的接触。 构成：在有源区域上插入栅极绝缘层（111）。 形成栅电极（121）。 形成具有在上侧倾斜的侧面的外延层（150）。 形成覆盖外延层的上侧和侧面的硅层。 通过使硅层和金属材料反应形成硅化物层。

公开(公告)号：KR1020110120695A

公开(公告)日：2011-11-04

申请号：KR1020100040226

申请日：2010-04-29

Applicant: 삼성전자주식회사

Inventor： 이승훈 ,  이병찬 ,  강성관 ,  박금석 ,  신유균 ,  이선길

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/28 ,  H01L21/76

CPC classification number: H01L21/823481 ,  H01L21/823878 ,  H01L21/02038 ,  H01L21/28008 ,  H01L21/4763 ,  H01L21/76 ,  H01L29/42312 ,  H01L29/66719

Abstract: PURPOSE: A semiconductor device is provided to improve the electrical characteristic of a semiconductor device by preventing the electrical characteristic of a semiconductor device from being degraded due to a thermoelectron. CONSTITUTION: A semiconductor substrate(100) includes an active area(110) which is defined as an element separating layer. A gate line structure(300) is arranged to be crossed with the active area. A buffer insulating layer(400) is formed on the semiconductor substrate to be contacted with a part of one side of the gate line structure. A contact etching stopping layer(500) is formed on the buffer insulating layer. A contact plug(700) is connected to the active area through the buffer insulating layer and the contact etching stopping layer.

Abstract translation: 目的：提供半导体器件，以通过防止半导体器件的电特性由于热电子而劣化而改善半导体器件的电特性。 构成：半导体衬底（100）包括被定义为元件分离层的有源区（110）。 栅极线结构（300）布置成与有源区域交叉。 缓冲绝缘层（400）形成在半导体衬底上以与栅极线结构的一侧的一部分接触。 在缓冲绝缘层上形成接触蚀刻停止层（500）。 接触插塞（700）通过缓冲绝缘层和接触蚀刻停止层连接到有源区。