公开(公告)号：KR1020060133253A

公开(公告)日：2006-12-26

申请号：KR1020050053001

申请日：2005-06-20

Applicant: 삼성전자주식회사

Inventor： 우재훈 ,  배대훈 ,  김형진

IPC: H01L27/115

CPC classification number: H01L21/31138 ,  H01L27/11521 ,  H01L27/11568

Abstract: A method for manufacturing a non-volatile memory device is provided to increase the amount of oxidation in an oxidation process by forming a silicon projection on an upper edge of an active region. A hard mask pattern including a pad oxide layer and a pad nitride layer is formed on a semiconductor substrate(100). A trench(106) is formed by etching an upper part of the semiconductor substrate. The semiconductor substrate is divided into a field region and an active region(109) by forming a field oxide layer(108) for burying the trench. The pad nitride layer is removed from the hard mask pattern. A silicon projection part is formed on an edge part of the active region which is in contact with the trench. The pad oxide layer is removed from the hard mask pattern. A tunnel oxide layer(110) is formed on the active region.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，以通过在有源区的上边缘上形成硅突起来增加氧化过程中的氧化量。 在半导体衬底（100）上形成包括衬垫氧化物层和衬垫氮化物层的硬掩模图案。 通过蚀刻半导体衬底的上部形成沟槽（106）。 半导体衬底通过形成用于掩埋沟槽的场氧化物层（108）而被分成场区域和有源区域（109）。 衬垫氮化物层从硬掩模图案中去除。 在与沟槽接触的有源区域的边缘部分上形成硅突出部分。 从硬掩模图案去除焊盘氧化物层。 隧道氧化物层（110）形成在有源区上。

公开(公告)号：KR1020000031092A

公开(公告)日：2000-06-05

申请号：KR1019980046955

申请日：1998-11-03

Applicant: 삼성전자주식회사

Inventor： 이세진 ,  이재철 ,  신현보 ,  배대훈

IPC: H01L21/22

CPC classification number: H01L21/223

Abstract: PURPOSE: A fabrication method of a semiconductor device is provided to process by using a small amount of processed gas and to reduce the time used for processing. CONSTITUTION: To fabricate a semiconductor device, processed gas is accumulated in a chamber(10) by supplying the processed gas from a supplier(12) of processed gas into the chamber for fabricating the semiconductor. A second valve(22) established at an outlet line(18) and a first valve(20) established in a supply line(16) are closed, and the processed gas supplied into the chamber is stayed in the chamber. Then, the processed gas is exhausted from the chamber by an exhauster(14). Thus, the process is performed in the state of staying the processed gas for increasing reaction efficiency of the processed gas.

Abstract translation: 目的：提供半导体器件的制造方法，通过使用少量处理气体进行处理，并减少用于处理的时间。 构成：为了制造半导体器件，通过将处理后的气体供给器（12）的处理气体供给到用于制造半导体的室内，处理气体积聚在室（10）中。 建立在出口管线（18）和建立在供应管线（16）中的第一阀门（20）的第二阀（22）被关闭，并且供应到室中的处理气体停留在室中。 然后，处理后的气体通过排气器（14）从室排出。 因此，在保持处理气体的状态下进行处理，以提高处理气体的反应效率。

公开(公告)号：KR100299914B1

公开(公告)日：2001-10-29

申请号：KR1019980046955

申请日：1998-11-03

Applicant: 삼성전자주식회사

Inventor： 이세진 ,  이재철 ,  신현보 ,  배대훈

IPC: H01L21/22

Abstract: 본 발명의 반도체 디바이스 제조 방법은 공정을 진행하기 위한 공정 가스를 챔버 내에 정체시켜서 반도체 디바이스 제조 공정을 진행하는 것을 특징으로 한다. 이와 같은 반도체 디바이스 제조 방법은 공정 가스를 챔버 내로 공급하는 단계, 공급된 공정 가스가 챔버 내에 정체되도록 챔버를 차단하는 단계, 그리고 공정을 진행하는 단계를 포함하여 공정 가스를 사용하여 챔버 내에서 공정 대상물에 대한 반도체 디바이스 제조 공정을 진행한다.

公开(公告)号：KR100292614B1

公开(公告)日：2001-07-12

申请号：KR1019980014912

申请日：1998-04-27

Applicant: 삼성전자주식회사

Inventor： 구본영 ,  홍경훈 ,  배대훈 ,  남석우

IPC: H01L21/76

Abstract: PURPOSE: A trench isolation formation method is provided to prevent a damage of silicon lattices, such as a dislocation and a stress of a silicon substrate by forming a thermal oxide layer on a trench and by rounding edge portions of the trench. CONSTITUTION: A semiconductor substrate(10) is vertically etched by using a trench formation pattern as a mask to form an opening, and the substrate of the lower portion of the opening is etched to form a trench, thereby rounding the edge portions of the trench. A thermal oxide layer(16) is formed at both sidewalls and the bottom of the trench so as to remove a damage and a stress of the substrate(10). An oxidation barrier layer made of SiON is formed on the thermal oxide layer(16). An insulating substance is filled into the trench and annealed in order to densify the insulating substance.

公开(公告)号：KR1020000009808A

公开(公告)日：2000-02-15

申请号：KR1019980030445

申请日：1998-07-28

Applicant: 삼성전자주식회사

Inventor： 배대훈 ,  김화식 ,  신현보 ,  유영섭

IPC: H01L21/76

Abstract: PURPOSE: The method can remove a dent generated around the edge of a trench isolation(120), and can prevent a gate bridge. CONSTITUTION: A trench(106) is formed by etching a semiconductor substrate(100) using a nitride mask. A SiN liner(110) is formed on the nitride mask including an oxide after the oxide is formed on the bottom and on both side walls of the trench. A trench isolation film(112) is formed on the SiN liner until the trench is filled completely. The trench isolation film and the SiN liner is planarized by etching until the upper surface of the nitride mask is revealed. After the nitride mask is striped, a sacrificial oxide is formed on the front surface of the semiconductor substrate. After the sacrificial oxide is striped, the SiN liner remained around the dent is etched. The dent around the edge of the trench isolation is removed by making the upper surface of an active equal to the depth of the dent by applying the sacrificial oxide formation process after the nitride mask strip process, and the gate bridge generated because a poly remains behind around the dent during a gate poly formation.

Abstract translation: 目的：该方法可以消除沟槽隔离边缘周围产生的凹陷（120），并可以防止栅极桥。 构成：使用氮化物掩模蚀刻半导体衬底（100）形成沟槽（106）。 在沟槽的底部和两个侧壁上形成氧化物之后，在包括氧化物的氮化物掩模上形成SiN衬垫（110）。 在SiN衬垫上形成沟槽隔离膜（112），直到沟槽被完全填充。 通过蚀刻将沟槽隔离膜和SiN衬垫平坦化，直到显露出氮化物掩模的上表面。 在氮化物掩模条纹化之后，在半导体衬底的前表面上形成牺牲氧化物。 在牺牲氧化物被条纹化之后，保留在凹陷周围的SiN衬垫被蚀刻。 通过在氮化物掩模剥离处理之后施加牺牲氧化物形成工艺使得活性物体的上表面等于凹坑的深度来消除沟槽隔离边缘处的凹陷，并且由于聚合物留下后产生的栅极桥 在门多晶形成期间围绕凹陷。

公开(公告)号：KR1020000008176A

公开(公告)日：2000-02-07

申请号：KR1019980027889

申请日：1998-07-10

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  나기수 ,  배대훈 ,  신승목

IPC: H01L21/76

Abstract: PURPOSE: The method can prevent the dent generation around the edge of a trench isolation(112), and can improve the electrical characteristics of the trench isolation. CONSTITUTION: After a trench(106) is formed, a SiN of a trench etch mask is stripped. A SiN liner(110) to prevent a thermal oxide(108) on the inner wall of the trench and the oxidation of the inner wall of the trench is formed in sequence. After the trench isolation is deposited, the trench isolation is planarized and etched until the top surface of the SiN liner is revealed. A pad oxide is removed after the SiN liner on both sides of the trench is stripped. The method can prevent the dent generated around the edge of the trench isolation because the SiN liner is over-etched when the SiN is stripped, and can prevent a gate bridge generated because a poly remains behind around the dent when forming a gate poly.

Abstract translation: 目的：该方法可以防止沟槽隔离边缘周围的凹陷（112），并可以改善沟槽隔离的电气特性。 构成：在形成沟槽（106）之后，剥离沟槽蚀刻掩模的SiN。 依次形成用于防止沟槽内壁上的热氧化物（108）和沟槽内壁的氧化的SiN衬垫（110）。 在沉积沟槽隔离之后，沟槽隔离被平坦化并蚀刻直到SiN衬里的顶表面露出。 剥离沟槽两侧的SiN衬垫之后去除衬垫氧化物。 该方法可以防止在沟槽隔离边缘周围产生的凹陷，因为当SiN被剥离时，SiN衬垫被过度蚀刻，并且可以防止由于在形成栅极聚合物时残留在凹陷周围的聚合物而产生的栅极桥。

公开(公告)号：KR1020170018207A

公开(公告)日：2017-02-16

申请号：KR1020150111358

申请日：2015-08-07

Applicant: 삼성전자주식회사

Inventor： 김종원 ,  임승현 ,  강창석 ,  박영우 ,  배대훈 ,  은동석 ,  이우성 ,  이재덕 ,  임재우 ,  최한메

IPC: H01L27/115

CPC classification number: H01L27/11565 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L28/00 ,  H01L29/04

Abstract: 본발명의실시형태에따른메모리장치는, 기판의상면에수직하는방향으로연장되는채널영역, 상기채널영역에인접하도록상기기판상에적층되며, 서로다른길이로연장되는복수의게이트전극층과복수의절연층, 및상기복수의게이트전극층각각의일단에인접하도록배치되는복수의더미채널영역을포함하며, 상기기판은상기복수의더미채널영역의하부에형성되는기판절연층을포함한다.

Abstract translation: 存储器件包括多个通道区域，每个沟道区域在垂直于衬底的上表面的方向上延伸，多个栅电极层和堆叠在衬底上的与沟道区相邻的多个绝缘层，每个栅电极 延伸不同长度，以及与多个栅电极层的第一端相邻的多个虚设通道区域，其中，所述衬底包括形成在所述多个虚拟通道区域下方的衬底绝缘层。

公开(公告)号：KR100564627B1

公开(公告)日：2006-03-29

申请号：KR1020040038191

申请日：2004-05-28

Applicant: 삼성전자주식회사

Inventor： 백승우 ,  배대훈 ,  이수웅

IPC: H01L27/115

Abstract: 자기정렬 이층 부유게이트 구조의 비휘발성 메모리 소자 및 그 제조방법이 개시된다. 본 발명에 의한 자기정렬 이층 부유게이트 구조의 비휘발성 메모리 소자는 반도체 기판 표면으로부터 돌출된 소자분리영역의 측벽과 활성영역으로 이루어지는 부유게이트 전극 트렌치에 자기정렬되는 이층 부유게이트 전극막을 구비하고 있다. 본 발명에 의한 자기 정렬 이층 부유게이트 구조의 비휘발성 메모리 소자의 제조방법은 하단의 부유게이트 전극막을 형성한 후 소정 양만큼 이방성 건식각법을 포함하여 식각하고, 계속하여 상단의 부유게이트 전극막을 형성함으로써 부유게이트 전극에 심이 형성되지 않도록 한다. 따라서, 게이트간 절연막이 심이 없는 구조의 부유게이트 전극과 제어게이트 사이에 균일한 면적으로 개재될 수 있어 제어게이트에 의한 프로그램 및 소거 전압이 균일하게 유지될 수 있다.

公开(公告)号：KR1020050112778A

公开(公告)日：2005-12-01

申请号：KR1020040038191

申请日：2004-05-28

Applicant: 삼성전자주식회사

Inventor： 백승우 ,  배대훈 ,  이수웅

IPC: H01L27/115

CPC classification number: H01L27/11541 ,  H01L21/823462 ,  H01L27/222

Abstract: 자기정렬 이층 부유게이트 구조의 비휘발성 메모리 소자 및 그 제조방법이 개시된다. 본 발명에 의한 자기정렬 이층 부유게이트 구조의 비휘발성 메모리 소자는 반도체 기판 표면으로부터 돌출된 소자분리영역의 측벽과 활성영역으로 이루어지는 부유게이트 전극 트렌치에 자기정렬되는 이층 부유게이트 전극막을 구비하고 있다. 본 발명에 의한 자기 정렬 이층 부유게이트 구조의 비휘발성 메모리 소자의 제조방법은 하단의 부유게이트 전극막을 형성한 후 소정 양만큼 이방성 건식각법을 포함하여 식각하고, 계속하여 상단의 부유게이트 전극막을 형성함으로써 부유게이트 전극에 심이 형성되지 않도록 한다. 따라서, 게이트간 절연막이 심이 없는 구조의 부유게이트 전극과 제어게이트 사이에 균일한 면적으로 개재될 수 있어 제어게이트에 의한 프로그램 및 소거 전압이 균일하게 유지될 수 있다.

公开(公告)号：KR100487513B1

公开(公告)日：2005-07-07

申请号：KR1019980027889

申请日：1998-07-10

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  나기수 ,  배대훈 ,  신승목

IPC: H01L21/76

Abstract: 본 발명은 트렌치 격리 에지(edge) 부위의 덴트(dent) 발생을 방지하는 트렌치 격리의 제조 방법에 관한 것으로, 트렌치가 형성된 후, 트렌치 식각 마스크인 SiN이 스트립(strip) 된다. 트렌치 내벽에 열산화막 및 트렌치 내벽의 산화를 방지하기 위한 SiN 라이너가 차례로 형성된다. 트렌치 격리막이 증착된 후, SiN 라이너의 상부 표면이 노출될 때까지 트렌치 격리막이 평탄화 식각 된다. 트렌치 양측의 SiN 라이너가 스트립된 후, 패드 산화막이 제거된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 트렌치 식각 마스크인 SiN이 스트립 될 때 SiN 라이너가 과식각 되어 트렌치 격리의 에지 부위에 발생되는 덴트를 방지할 수 있고, 따라서 후속 게이트 폴리 형성시 덴트 부위에 폴리가 잔류하여 발생되는 게이트 브리지를 방지할 수 있으며, 트렌치 격리의 전기적 특성을 개선할 수 있다.