公开(公告)号：KR101684915B1

公开(公告)日：2016-12-12

申请号：KR1020100072051

申请日：2010-07-26

Applicant: 삼성전자주식회사

Inventor： 오세충 ,  이장은 ,  김우진 ,  신희주

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L43/02 ,  G11C11/161 ,  H01L27/222 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: 자기기억소자를제공한다. 이소자에따르면, 자유패턴내에자유패턴의일 면에비평행한원자-자기모멘트들을증가시킬수 있다. 이로써, 임계전류밀도를감소시켜저소비전력화및/또는고집적화에최적화된자기기억소자를구현할수 있다.

Abstract translation: 提供了磁存储器件，电子系统和包括其的存储卡，其制造方法以及控制磁性图案的磁化方向的方法。 在磁存储器件中，不平行于自由图案的一个表面的原子磁矩在自由图案中增加。 因此，可以减小磁存储器件的临界电流密度，使得磁存储器件的功耗被降低或最小化，和/或磁存储器件被改进或优化以达到更高的集成度。

公开(公告)号：KR1020130078456A

公开(公告)日：2013-07-10

申请号：KR1020110147416

申请日：2011-12-30

Applicant: 삼성전자주식회사

Inventor： 이장은 ,  박순오 ,  박상환 ,  신희주

IPC: G11C11/15

CPC classification number: H01L43/12 ,  G11C11/161 ,  H01L27/228

Abstract: PURPOSE: A magnetic memory device and a manufacturing method of the magnetic memory device are provided to pattern an upper magnetic pattern by using an insulating layer as an etching stop film, thereby preventing the failure of an electrical short circuit. CONSTITUTION: A lower magnetic layer, an insulating layer, and an upper magnetic layer are successively formed on a substrate. An upper magnetic layer pattern (185) is formed by patterning the upper magnetic layer until the upper surface of the insulating layer is exposed. An element isolation pattern (220) is formed on the insulating layer and the lower magnetic layer, and an insulating pattern (175) and a lower magnetic pattern (165) are formed on a region in which the element isolation pattern is not formed by performing an oxidation process on the exposed upper surface of the insulating layer.

Abstract translation: 目的：提供一种磁存储器件和磁存储器件的制造方法，通过使用绝缘层作为蚀刻停止膜来图案化上磁性图案，从而防止电气短路故障。 构成：在基板上依次形成下磁性层，绝缘层和上磁性层。 通过图案化上磁性层直到绝缘层的上表面露出形成上部磁性层图案（185）。 在绝缘层和下磁性层上形成元件隔离图案（220），在不通过执行元件隔离图案形成元件隔离图案的区域上形成绝缘图案（175）和下磁性图案（165） 在绝缘层的暴露的上表面上的氧化工艺。

公开(公告)号：KR1020120058113A

公开(公告)日：2012-06-07

申请号：KR1020100119756

申请日：2010-11-29

Applicant: 삼성전자주식회사

Inventor： 신희주 ,  정준호 ,  이장은 ,  오세충

IPC: G11C11/15 ,  G11C11/16 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L43/12 ,  G11C11/161 ,  H01L27/228 ,  G11C13/0004 ,  H01L43/08 ,  Y10S977/935

Abstract: PURPOSE: A method for manufacturing a magnetic tunnel junction structure and a method for manufacturing a magnetic memory device using the same are provided to prevent a short between a first magnetic film pattern and a second magnetic film pattern by forming a sidewall insulation pattern. CONSTITUTION: A magnetic tunnel junction layer(141) is formed by successively laminating a first magnetic layer(111), a tunnel insulation layer(121), and a second magnetic layer on a substrate. A mask pattern is formed on a preset area of the second magnetic layer. A magnetic tunnel junction film pattern and a sidewall insulation film pattern are formed by performing an etching and oxidizing process set several times.

Abstract translation: 目的：提供一种用于制造磁性隧道结结构的方法和使用其的磁性存储器件的制造方法，以通过形成侧壁绝缘图案来防止第一磁性膜图案和第二磁性膜图案之间的短路。 构成：通过在基板上依次层叠第一磁性层（111），隧道绝缘层（121）和第二磁性层来形成磁性隧道结层（141）。 在第二磁性层的预设区域上形成掩模图案。 通过进行几次设定的蚀刻和氧化处理，形成磁隧道结膜图案和侧壁绝缘膜图案。

公开(公告)号：KR100711517B1

公开(公告)日：2007-04-27

申请号：KR1020060033239

申请日：2006-04-12

Applicant: 삼성전자주식회사

Inventor： 신희주 ,  신종찬 ,  박순오 ,  안형근 ,  고한봉

IPC: H01L21/8247 ,  H01L27/115

公开(公告)号：KR101535462B1

公开(公告)日：2015-07-09

申请号：KR1020090079767

申请日：2009-08-27

Applicant: 삼성전자주식회사 ,  오보닉스, 아이엔씨.

Inventor： 안동호 ,  호리이히데키 ,  박순오 ,  김영현 ,  신희주 ,  오진호

IPC: H01L27/115 ,  G11C13/02

CPC classification number: H01L45/124 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/144

Abstract: 본발명은낮은전압에서동작가능하고전력소모가작은상변화물질을포함하는비휘발성메모리소자를제공한다. 본발명의일실시예에따른비휘발성메모리소자는하부전극, 하부전극상에전기적으로연결되도록위치하고, [As][GeSbTe]의조성을가지는상변화물질을포함하는상변화물질층, 상변화물질층상에전기적으로연결되도록위치하는상부전극을포함한다. 여기에서, 0.001≤A≤0.3 이고, 0.001≤X≤0.3 이고, 0.001≤Y≤0.8 이고, 0.1≤Z≤0.8 이고, X+Y+Z=1 이다

公开(公告)号：KR101394263B1

公开(公告)日：2014-05-14

申请号：KR1020080014940

申请日：2008-02-19

Applicant: 삼성전자주식회사

Inventor： 고한봉 ,  하용호 ,  박두환 ,  구봉진 ,  신희주

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/143 ,  G11C13/0004 ,  G11C2213/51 ,  G11C2213/72 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1675

Abstract: 본 발명은 비휘발성 기억 소자와 그 형성방법을 제공한다. 이 소자는 반도체 기판 상에 형성된 하부 전극, 하부 전극 상에 형성된 상변화 물질 패턴, 상변화 물질 패턴 상에 형성된 접착 패턴, 및 접착 패턴 상에 형성된 상부 전극을 포함하되, 접착 패턴은 질소를 포함하는 도전체이다.
상변화 물질, 비휘발성 기억 소자, 금속 질화막, 조성비

公开(公告)号：KR1020120009926A

公开(公告)日：2012-02-02

申请号：KR1020100071061

申请日：2010-07-22

Applicant: 삼성전자주식회사

Inventor： 임우창 ,  김영현 ,  정준호 ,  신희주

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/228 ,  G11C11/161 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

Abstract: PURPOSE: A magnetic memory element and a memory card and system including the same are provided to easily form a vertical magnetization layer by forming a plurality of seed layers for the vertical direction growth of an L10 construction material. CONSTITUTION: A substrate(10) comprises an element isolation film(12) limiting an active area(11). A gate structure(20) is located in the active area of the substrate. The gate structure comprises a gate isolation layer(21), a gate electrode layer(22), a capping layer(23), and a spacer(24). A first contact plug(25) and a second contact plug(26) having conductivity are located in the outside of the gate structure. A first intermediate dielectric layer(30) and a second intermediate dielectric layer(40) which covers the gate structure are successively located on the substrate.

Abstract translation: 目的：提供一种磁存储元件及包括该磁存储元件的存储卡和系统，以通过形成用于L10结构材料的垂直方向生长的多个晶种层来容易地形成垂直磁化层。 构成：衬底（10）包括限制有源区（11）的元件隔离膜（12）。 栅极结构（20）位于衬底的有源区域中。 栅极结构包括栅极隔离层（21），栅电极层（22），覆盖层（23）和间隔物（24）。 具有导电性的第一接触插塞（25）和第二接触插塞（26）位于门结构的外部。 覆盖栅极结构的第一中间介电层（30）和第二中间介质层（40）依次位于基板上。

公开(公告)号：KR1020110022250A

公开(公告)日：2011-03-07

申请号：KR1020090079767

申请日：2009-08-27

Applicant: 삼성전자주식회사 ,  오보닉스, 아이엔씨.

Inventor： 안동호 ,  호리이히데키 ,  박순오 ,  김영현 ,  신희주 ,  오진호

IPC: H01L27/115 ,  G11C13/02

CPC classification number: H01L45/124 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/144 ,  H01L45/143

Abstract: PURPOSE: A non-volatile memory device including the phase shift material is provided to have the low set speed, the low reset current, and the long lifecycle by comprising Ge-Sb-Te phase shift material including the arsenic or the selenium. CONSTITUTION: A first interlayer insulation layer(120) is formed on a substrate(102). A second interlayer insulation layer(130) is formed on the first interlayer insulation layer. A bottom electrode(140) is formed inside the second interlayer insulation layer. A phase shift material layer(160) is formed on the bottom electrode. An upper electrode(170) is formed on the phase shift material layer.

Abstract translation: 目的：通过包括砷或硒的Ge-Sb-Te相移材料，提供包括相移材料的非易失性存储器件以具有低设定速度，低复位电流和长寿命周期。 构成：在基板（102）上形成第一层间绝缘层（120）。 在第一层间绝缘层上形成第二层间绝缘层（130）。 底部电极（140）形成在第二层间绝缘层的内部。 在底部电极上形成相移材料层（160）。 在相移材料层上形成上电极（170）。

公开(公告)号：KR1020110022249A

公开(公告)日：2011-03-07

申请号：KR1020090079766

申请日：2009-08-27

Applicant: 삼성전자주식회사 ,  오보닉스, 아이엔씨.

Inventor： 안동호 ,  호리이히데키 ,  박순오 ,  김영현 ,  신희주 ,  오진호

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/141 ,  H01L45/144 ,  H01L45/143

Abstract: PURPOSE: A non-volatile memory device including phase shift material is provided to have low drift coefficient and low reset current by comprising Sn-Sb-Te phase shift material. CONSTITUTION: A first interlayer insulation layer(120) covering a gate structure(110) is located on a substrate(102). A second interlayer insulation layer(130) is located on the first interlayer insulation layer. A bottom electrode(140) is locates inside the second interlayer insulation layer. A phase shift material layer(160) is located on the bottom electrode.

Abstract translation: 目的：提供包括相移材料的非易失性存储器件，通过包含Sn-Sb-Te相移材料具有低漂移系数和低复位电流。 构成：覆盖栅极结构（110）的第一层间绝缘层（120）位于衬底（102）上。 第二层间绝缘层（130）位于第一层间绝缘层上。 底部电极（140）位于第二层间绝缘层的内部。 相移材料层（160）位于底部电极上。

公开(公告)号：KR1020090117103A

公开(公告)日：2009-11-12

申请号：KR1020080043005

申请日：2008-05-08

Applicant: 삼성전자주식회사

Inventor： 김도형 ,  배준수 ,  임동현 ,  조성래 ,  이진일 ,  박혜영 ,  신희주

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/143 ,  G11C13/0004 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1683 ,  H01L21/0226

Abstract: PURPOSE: A phase change memory device is provided to perform a multi level cell function by including phase material patterns with different electrical characteristics. CONSTITUTION: A phase change memory device includes a first electrode, a second electrode, a first phase change material pattern(65) and a second phase change material pattern(75). The first phase change material pattern and the second phase change material pattern are interposed between the first electrode and the second electrode. The first and second phase change material patterns. The first phase change material pattern and the second phase change material pattern have different widths.

Abstract translation: 目的：提供相变存储器件以通过包括具有不同电特性的相材料图案来执行多电平单元功能。 构成：相变存储器件包括第一电极，第二电极，第一相变材料图案（65）和第二相变材料图案（75）。 第一相变材料图案和第二相变材料图案介于第一电极和第二电极之间。 第一和第二相变材料图案。 第一相变材料图案和第二相变材料图案具有不同的宽度。