-
公开(公告)号:KR102235611B1
公开(公告)日:2021-04-02
申请号:KR1020140072349A
申请日:2014-06-13
Applicant: 삼성전자주식회사
IPC: H01L21/027 , G03F7/20
Abstract: 패턴 형성 방법 및 집적회로 소자의 제조 방법을 제공한다. 패턴 형성 방법에서, 피식각막의 제1 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 제1 개구를 한정하는 포토레지스트 패턴의 측벽에 캡핑층을 형성한다. 캡핑층으로부터의 산을 포토레지스트 패턴의 내부로 확산시켜 제1 개구 주위에 불용성 영역을 형성한다. 포토레지스트 패턴 중 불용성 영역을 사이에 두고 제1 개구와 이격된 가용성 영역을 제거하여 피식각막의 제2 영역을 노출시키는 제2 개구를 형성한다. 불용성 영역을 식각 마스크로 이용하여 피식각막을 식각한다.
-
公开(公告)号:KR101675458B1
公开(公告)日:2016-11-14
申请号:KR1020100072484
申请日:2010-07-27
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L21/302
CPC classification number: H01L27/10891 , G03F7/40 , H01L21/0206 , H01L21/823842 , H01L27/0207 , H01L27/10876 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/66606
Abstract: 산의확산을이용하는반도체소자의제조방법을개시한다. 기판상의일부영역에레지스트패턴을형성한다. 레지스트패턴이형성된결과물에산 소스를포함하는디스컴용액을접촉시킨다. 디스컴용액내에서산 소스로부터얻어지는산을이용하여기판표면에잔류하는레지스트잔류물을분해시킨다. 분해된잔류물및 디스컴용액을기판으로부터제거한다.
-
公开(公告)号:KR1020150143169A
公开(公告)日:2015-12-23
申请号:KR1020140072349
申请日:2014-06-13
Applicant: 삼성전자주식회사
IPC: H01L21/027 , G03F7/20
CPC classification number: H01L21/3086 , H01L21/0273 , H01L21/0332 , H01L21/0337 , H01L21/3081 , H01L21/31144 , H01L21/32139 , H01L21/76816 , H01L27/10814 , H01L27/10855 , H01L27/10885 , H01L27/10888
Abstract: 패턴형성방법및 집적회로소자의제조방법을제공한다. 패턴형성방법에서, 피식각막의제1 영역을노출시키는제1 개구가형성된포토레지스트패턴을형성한다. 제1 개구를한정하는포토레지스트패턴의측벽에캡핑층을형성한다. 캡핑층으로부터의산을포토레지스트패턴의내부로확산시켜제1 개구주위에불용성영역을형성한다. 포토레지스트패턴중 불용성영역을사이에두고제1 개구와이격된가용성영역을제거하여피식각막의제2 영역을노출시키는제2 개구를형성한다. 불용성영역을식각마스크로이용하여피식각막을식각한다.
Abstract translation: 提供一种用于形成图案的方法和用于制造集成电路器件的方法。 在形成图案的方法中,形成具有第一开口以暴露要蚀刻的对象层的第一区域的光致抗蚀剂图案。 在限定第一开口的光致抗蚀剂图案的侧壁上形成覆盖层。 通过将酸从覆盖层扩散到光致抗蚀剂图案中,在第一开口周围形成不溶性区域。 通过去除与第一开口分离的可溶性区域,同时插入光致抗蚀剂图案的不溶区域,来形成用于暴露被蚀刻对象层的第二区域的第二开口。 通过使用不溶性区域作为蚀刻掩模来蚀刻待蚀刻的对象层。
-
公开(公告)号:KR1020150049604A
公开(公告)日:2015-05-08
申请号:KR1020130130382
申请日:2013-10-30
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: H01L21/0273 , G03F7/26 , G03F7/40 , H01L21/3086 , H01L21/31144 , H01L21/0274 , G03F7/11 , G03F7/30
Abstract: 기판을준비하고, 상기기판상에산 분해성기를갖는수지 (A1) 및산 발생제를포함하는레지스트조성물을도포하여포토레지스트층을형성하고, 상기포토레지스트층을노광하고, 유기용제 (C)를함유한현상액으로상기포토레지스트층을네거티브현상하여포토레지스트패턴을형성하고, 상기포토레지스트패턴이형성된상기기판상에수지 (A2) 및상기유기용제 (C)를포함하는캡핑조성물을도포하고, 및상기캡핑조성물을베이킹하고상기유기용제 (C)를함유한현상액으로현상하여상기포토레지스트패턴의상부면및 측면에캡핑층을부착하는것을포함하는반도체소자의패턴형성방법이제공된다.
Abstract translation: 提供一种半导体器件的图案形成方法,包括: 制备基材的步骤; 通过在基板上涂布含有酸不稳定基团和酸发生剂的树脂(A1)的抗蚀剂组合物形成光致抗蚀剂层的步骤; 曝光光刻胶的步骤; 通过与包含有机溶剂(C)的显影剂负相显影光致抗蚀剂层来形成光致抗蚀剂图案的步骤; 将包含树脂(A2)和有机溶剂(C)的封端组合物扩散到其上形成光致抗蚀剂图案的基板上的步骤; 用包含有机溶剂(C)的显影剂烘烤和显影封盖组合物的步骤; 以及将覆盖层附着到光致抗蚀剂图案的上侧和侧面的步骤。 因此,可以改善光致抗蚀剂层的显影工艺和封盖组合物的扩展和显影工艺可以在光刻设备内在线进行,从而可以提高工艺处理量。
-
公开(公告)号:KR1020110041985A
公开(公告)日:2011-04-22
申请号:KR1020100086713
申请日:2010-09-03
Applicant: 삼성전자주식회사 , 인피니언 테크놀로지스 아게 , 인터내셔널 비즈니스 머신즈 코오퍼레이션
IPC: H01L21/027 , G03F1/72
CPC classification number: G03F1/00 , G03F7/70558 , H01L21/0274 , G03F1/72
Abstract: PURPOSE: A dose correction between semiconductor fields is provided to correct the dose correction map between semiconductor fields from a first photolithography mask to a second photolithography mask using the same manufacturing stack. CONSTITUTION: A stack comprises the semiconductor wafer(110) and a plurality of chip dices on the mask(120) on a wafer. A first dose correction map is obtained for the first photolithography mask in order to perform the function of a first chip. The first conversion matrix pitches from the first chip or the first die identifier of the first photolithography mask as the cartesian coordinate system form. The second transformation matrix pitches from the second chip or the second die identifier of the second photolithographic mask as the cartesian coordinate system form.
Abstract translation: 目的:提供半导体场之间的剂量校正,以使用相同制造堆叠来校正从第一光刻掩模到第二光刻掩模的半导体场之间的剂量校正图。 构成:堆叠包括半导体晶片(110)和晶片上的掩模(120)上的多个芯片裸片。 为了执行第一芯片的功能,获得第一光刻掩模的第一剂量校正图。 第一转换矩阵从第一芯片的第一转换矩阵或第一光刻掩模的第一裸片标识符作为笛卡尔坐标系形式。 第二变换矩阵从第二芯片或第二光刻掩模的第二裸片标识符作为笛卡尔坐标系形式。
-
公开(公告)号:KR1020060084051A
公开(公告)日:2006-07-21
申请号:KR1020050004312
申请日:2005-01-17
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/0035 , G03F7/0045 , G03F7/2022 , G03F7/70466 , H01L21/0274 , H01L21/0338
Abstract: 반도체 소자의 미세 패턴 형성 방법을 제공한다. 이 방법은 반도체기판 상에 제1 조사량에서 노광 반응이 개시되는 제1 포토레지스트막을 형성하는 것을 포함한다. 여기서, 상기 제1 포토레지스트막은 포지티브 포토레지스트막으로 형성된다. 상기 제1 포토레지스트막을 노광 및 현상하여 제1 포토 레지스트막 패턴들을 형성한다. 상기 제1 포토 레지스트막 패턴들을 갖는 반도체기판 상에 상기 제1 조사량과 같거나 그보다 작은 제2 조사량에서 노광 반응이 종료되는 제2 포토레지스트막을 형성한다. 상기 제2 포토레지스트막을 노광 및 현상하여 상기 제1 포토레지스트막 패턴들 사이에 제2 포토레지스트막 패턴들을 형성한다.
포지티브 포토레지스트막, 네거티브 포토레지스트막, 두 번의 포토리소그래피 공정, 조사량, 미세 패턴-
公开(公告)号:KR1020060060398A
公开(公告)日:2006-06-05
申请号:KR1020040099457
申请日:2004-11-30
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L21/31
CPC classification number: G03F7/091 , H01L21/0276
Abstract: 반도체 소자의 반사 방지막 및 이를 이용한 반도체 패턴의 형성 방법을 제공한다. 이 반사 방지막은 반도체 소자의 포토리소그라피 공정시, 빛이 입사된 부분에서 산(acid)을 발생시키는 네가티브(negative) 감광막 아래에 배치된다. 반사 방지막은 빛을 흡수하는 단분자 크로머포어(chromophore), 물 또는/및 현상액에 의해 용해(dissolution) 가능한 수용성 고분자, 및 산(acid) 및 열에 의해 수용성 고분자와 감광막을 교차 결합시키는 가교결합제(crosslinker)를 포함한다. 감광막과 교차 결합된 수용성 고분자는 물 또는/및 현상액에 미용해(non-dissolution)된다.
-
公开(公告)号:KR102198023B1
公开(公告)日:2021-01-05
申请号:KR1020130130382
申请日:2013-10-30
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 기판을준비하고, 상기기판상에산 분해성기를갖는수지 (A1) 및산 발생제를포함하는레지스트조성물을도포하여포토레지스트층을형성하고, 상기포토레지스트층을노광하고, 유기용제 (C)를함유한현상액으로상기포토레지스트층을네거티브현상하여포토레지스트패턴을형성하고, 상기포토레지스트패턴이형성된상기기판상에수지 (A2) 및상기유기용제 (C)를포함하는캡핑조성물을도포하고, 및상기캡핑조성물을베이킹하고상기유기용제 (C)를함유한현상액으로현상하여상기포토레지스트패턴의상부면및 측면에캡핑층을부착하는것을포함하는반도체소자의패턴형성방법이제공된다.
-
公开(公告)号:KR1020120010860A
公开(公告)日:2012-02-06
申请号:KR1020100072484
申请日:2010-07-27
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L21/302
CPC classification number: H01L27/10891 , G03F7/40 , H01L21/0206 , H01L21/823842 , H01L27/0207 , H01L27/10876 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/66606 , H01L21/0274 , G03F7/2041
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to efficiently eliminate a residue with a simple and cheap process by eliminating the residue like scum remaining on a substrate through wet processing using acid diffusion. CONSTITUTION: A resist pattern(30P) is formed on a partial area of a substrate(10). A descum solution(50) including a acid source is touched with an outcome on which the resist pattern is formed. A resist residue(30S) remaining on the substrate surface is dissolved by using acid which is obtained from the acid source in the descum solution. A dissolved residue and the descum solution are removed from the substrate.
Abstract translation: 目的:提供一种制造半导体器件的方法,通过使用酸扩散通过湿法处理消除残留在基底上的残留物,通过简单且便宜的方法有效地消除残留物。 构成:在衬底(10)的部分区域上形成抗蚀剂图案(30P)。 触摸包含酸源的除垢溶液(50),形成抗蚀剂图案的结果。 通过使用从除去溶液中的酸源获得的酸溶解残留在基材表面上的抗蚀剂残余物(30S)。 从底物中除去溶解的残留物和除去溶液。
-
公开(公告)号:KR1020110106777A
公开(公告)日:2011-09-29
申请号:KR1020100079768
申请日:2010-08-18
Applicant: 삼성전자주식회사 , 인터내셔널 비즈니스 머신즈 코오퍼레이션 , 인피니언 테크놀로지스 아게 , 글로벌파운드리즈 싱가포르 피티이 엘티디
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823807 , H01L21/823814 , H01L29/7848
Abstract: 제조 공정에서 상대적으로 쉽게 수행할 수 있는 할로 이온 주입 단계를 사용하는 P채널 MOSFET의 형성 방법을 제공한다. 이러한 방법은 반도체 기판 상에 제1 측벽 스페이서를 갖는 게이트 전극을 형성하고, 게이트 전극 상에 희생 측벽 스페이서층를 형성하고, 희생 측벽 스페이서층 상에 마스크층을 패터닝하고, 패터닝된 마스크층을 식각 마스크로 희생 측벽 스페이서층을 선택적으로 식각하여, 제1 측벽 스페이서 상에 희생 측벽 스페이서를 정의하고, 희생 측벽 스페이서를 이온 주입 마스크로 하여, 게이트 전극에 인접한(인접하여 연장된) 반도체 기판의 일부 내에 PFET 할로 이온 주입을 수행하고, 게이트 전극의 양측벽에 인접한 반도체 기판 내에 소스/드레인 영역 트렌치를 식각하고, SiGe 소스/드레인 영역을 에피택셜 성장시켜, 소스/드레인 영역 트렌치를 매립하고, 게이트 전극의 측벽에서 희생 측벽 스페이서를 선택적으로 제거하고, 게이트 전극 및 제1 측벽 스페이서를 이온 주입 마스크로 하여 SiGe 소스/드레인 영역 내에 소스/드레인 영역 불순물을 주입하는 것을 포함한다.
-
-
-
-
-
-
-
-
-