-
公开(公告)号：KR1020090079035A
公开(公告)日：2009-07-21
申请号：KR1020080004954
申请日：2008-01-16
Applicant: 삼성전자주식회사
IPC: H01L27/105 , H01L27/115 , B82Y10/00
CPC classification number: H01L21/28291 , B82Y10/00 , G11C11/22 , H01L29/516 , H01L29/6684 , H01L29/78391 , H01L29/513
Abstract: A ferroelectric memory device is provided to prevent deterioration of a transistor in a manufacturing process by forming a channel of a transistor with an inorganic material and forming a ferroelectric layer with an organic material. A ferroelectric memory device includes an inorganic channel pattern(20), a source electrode(31), a drain electrode(32), a gate electrode(50), and an organic ferroelectric layer(40). The inorganic channel pattern is formed on a substrate(10). The inorganic channel pattern has a semiconductor band gap. The source electrode and the drain electrode are separated from each other on the substrate. The source electrode and the drain electrode come in contact with the inorganic pattern on the substrate. The gate electrode is arranged adjacently to the inorganic channel pattern. The organic ferroelectric layer is arranged between the inorganic channel pattern and the gate electrode.
Abstract translation: 提供一种强电介质存储器件，用于通过用无机材料形成晶体管的沟道并用有机材料形成铁电层来防止制造过程中晶体管的劣化。 铁电存储器件包括无机通道图案（20），源电极（31），漏电极（32），栅电极（50）和有机铁电层（40）。 无机通道图案形成在基板（10）上。 无机通道图案具有半导体带隙。 源电极和漏电极在基板上彼此分离。 源电极和漏电极与衬底上的无机图案接触。 栅电极与无机通道图案相邻。 有机铁电层配置在无机通道图案与栅电极之间。
-
2.发明公开메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치 有权存储单元的制造方法，由其制造的存储单元，制造存储器件的方法和由其制造的存储器件
公开(公告)号：KR1020090066531A
公开(公告)日：2009-06-24
申请号：KR1020070134109
申请日：2007-12-20
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L27/105 , B82B3/00
CPC classification number: H01L27/11507 , B82Y10/00 , H01L27/10 , H01L27/1021 , H01L27/24 , H01L27/2463
Abstract: A manufacturing method of a memory unit is provided to manufacture a cross point array type memory unit according to a simple process by forming an electrode pattern by using nano-wires as an etch mask. A plurality of first nano-wire structures are arranged on a first substrate(100). The first nano-wire structures include a plurality of first nano-wires(114) and a plurality of first electrode layers. The first nano-wires are extended in a first direction parallel to the first substrate. The first electrode layer is formed to surround the first nano-wires. A plurality of first electrodes(120) are formed in a lower part of the first nano-wires by removing partially the first electrode layers. A first insulating layer(140) is formed on the first substrate in order to bury a gap between the first nano-wires and the first electrodes. A second electrode layer is formed on the first nano-wires and the first insulating layer. A plurality of second nano-wires(164) are arranged in a second direction perpendicular to the first direction on the second electrode layer. The second electrode layer is partially etched by using the second nano-wires as an etch mask. A plurality of second electrodes(155) are formed by etching partially the second electrode layer.
Abstract translation: 提供存储单元的制造方法，通过使用纳米线作为蚀刻掩模通过形成电极图案，根据简单的工艺制造交叉点阵列型存储单元。 多个第一纳米线结构布置在第一基板（100）上。 第一纳米线结构包括多个第一纳米线（114）和多个第一电极层。 第一纳米线在平行于第一基底的第一方向上延伸。 第一电极层形成为围绕第一纳米线。 通过部分地去除第一电极层，在第一纳米线的下部形成多个第一电极（120）。 在第一基板上形成第一绝缘层（140），以便在第一纳米线与第一电极之间埋设间隙。 在第一纳米线和第一绝缘层上形成第二电极层。 多个第二纳米线（164）沿与第一方向垂直的第二方向布置在第二电极层上。 通过使用第二纳米线作为蚀刻掩模来部分蚀刻第二电极层。 通过部分蚀刻第二电极层形成多个第二电极（155）。
-
公开(公告)号：KR1020080075738A
公开(公告)日：2008-08-19
申请号：KR1020070015056
申请日：2007-02-13
Applicant: 삼성전자주식회사
CPC classification number: C12Q1/6837 , B01J19/0046 , B01J2219/00432 , B01J2219/00434 , B01J2219/00466 , B01J2219/00497 , B01J2219/005 , B01J2219/00527 , B01J2219/00576 , B01J2219/00585 , B01J2219/00596 , B01J2219/00648 , B01J2219/00659 , B01J2219/00662 , B01J2219/00675 , B01J2219/00711 , B01J2219/00722 , B01J2219/00725 , B82Y30/00 , B82Y15/00 , C12Q2563/155
Abstract: An oligomer probe array is provided to improve reaction yield by immobilizing nanoparticles to an immobilization layer, and increase detection intensity after hybridizing with a target material by using photo crystal structure formed by nanoparticles. An oligomer probe array(100) comprises: a substrate(110); an immobilization layer(120) on the substrate, containing a plurality of probe cell regions(A) where the nanoparticles are coupled, which are divided by probe cell separation regions(B); nanoparticles(140) coupled to the immobilization layer and forming photo crystal structure for amplifying wavelength of light emitted from fluorescent materials attached to a target material to be hybridized; and an oligomer probe(165) coupled to the nanoparticles, wherein the diameter of nanoparticles is 100-1,000 nm and the distance between nanoparticle centers is 100-1,000 nm; and the nanoparticle is polystyrene, polymethylmethacrylate, polymethylmethacrylate copolymer or silica, glass, magnet, Wang resin, Merrifield resin, metal, plastic, cellulose, sephadex or sepharose. Further, the plurality of probe cell regions have three-dimensional surfaces.
Abstract translation: 提供了一种低聚物探针阵列，以通过将纳米颗粒固定在固定化层上来提高反应产率，并通过使用纳米颗粒形成的光致结晶结构，与目标物质杂交后提高检测强度。 低聚物探针阵列（100）包括：基底（110）; 在所述基板上的固定层（120），其包含被所述探针单元分离区域（B）分割的多个所述纳米粒子耦合的探针单元区域（A）。 纳米颗粒（140），其耦合到固定层并形成光晶体结构，用于放大从附着于待杂交的靶材上的荧光材料发出的光的波长; 和耦合到纳米颗粒的低聚物探针（165），其中纳米颗粒的直径为100-1,000nm，并且纳米颗粒中心之间的距离为100-1000nm; 纳米颗粒是聚苯乙烯，聚甲基丙烯酸甲酯，聚甲基丙烯酸甲酯共聚物或二氧化硅，玻璃，磁铁，王氏树脂，Merrifield树脂，金属，塑料，纤维素，sephadex或sepharose。 此外，多个探针单元区域具有三维表面。
-
公开(公告)号：KR100801080B1
公开(公告)日：2008-02-05
申请号：KR1020060074355
申请日：2006-08-07
Applicant: 삼성전자주식회사
IPC: C07C205/57 , C07C205/06 , B82Y10/00
CPC classification number: C07H17/00 , B01J19/0046 , B01J2219/00452 , B01J2219/00454 , B01J2219/00527 , B01J2219/00605 , B01J2219/00648 , B01J2219/00659 , B01J2219/00711 , B01J2219/00722 , B82Y30/00
Abstract: A photolabile compound, and a substrate for an oligomer probe array using the photolabile compound are provided to increase the entire reaction yield in the manufacturing process of an oligomer probe array by improving the velocity of deprotection of a photolabile protection group. A photolabile compound is represented by the formula 1, wherein R1 is a methyl group, an amino group, a hydroxyl group, a phenyl group, a diphenyl group, a naphthalenyl group, a trimethylsilyl group, a cyanide group, an azide group, a thiophenyl group, a cycloalkyl group, a cycloalkenyl group, or a heterocyclic group; n is 0-8; R2 is H or an alkyl group; and Y is a halogen atom, a hydroxyl group, or other specific groups.
Abstract translation: 提供光不稳定化合物和使用该光不稳定化合物的低聚物探针阵列用基板，通过提高光不稳定保护基的脱保护速度，提高低聚物探针阵列的制造工序中的全部反应产率。 光不稳定化合物由式1表示，其中R1是甲基，氨基，羟基，苯基，二苯基，萘基，三甲基甲硅烷基，氰基，叠氮基， 噻吩基，环烷基，环烯基或杂环基; n为0-8; R2是H或烷基; Y是卤素原子，羟基或其它特定基团。
-
公开(公告)号：KR1020060045265A
公开(公告)日：2006-05-17
申请号：KR1020040092689
申请日：2004-11-12
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/2024 , G03F7/70466 , H01L21/0274 , H01L21/0338
Abstract: 반도체소자의 미세 패턴 형성방법이 제공된다. 이 방법은 기판 상에 라인 공간(line and space) 형태의 포지티브 감광막 패턴을 구비한다. 상기 기판을 전면 노광하여 상기 포지티브 감광막 패턴 내부에 산을 발생시킨다. 상기 산이 발생된 포지티브 감광막 패턴의 공간(space) 패턴 영역에 네가티브 감광막 패턴을 형성한다. 상기 산이 발생된 포지티브 감광막 패턴의 계면에서 상기 네가티브 감광막 패턴 내부로 산을 확산시킨다. 이때, 상기 네가티브 감광막 패턴 영역 중 산이 확산 되지 않은 영역이 존재하도록 한다. 상기 기판을 현상하여 상기 기판 상에 라인 공간 형태의 산이 확산된 영역의 네가티브 감광막 패턴을 형성한다.
포지티브 감광막, 네가티브 감광막, 산 확산, 라인 공간 패턴, 피치-
Patent Agency Ranking
公开(公告)号：KR100574993B1
公开(公告)日：2006-05-02
申请号：KR1020040094925
申请日：2004-11-19
Applicant: 삼성전자주식회사
IPC: G03F7/027
Abstract: 액침 리소그래피 공정에 적용될 수 있는 포토레지스트용 탑 코팅 조성물과, 액침 리소그래피 공정에 의한 포토레지스트 패턴 형성 방법에 관하여 개시한다. 본 발명에 따른 탑 코팅 조성물은 카르복실기 또는 술폰산기를 함유하는 폴리머, 염기, 및 순수를 포함하는 용매로 이루어진다. 본 발명에 따른 탑 코팅 조성물로 구성된 탑 코팅막은 TAG를 이용하거나 물에 침지시키는 방법에 의해 물에 녹지 않는 불용성막으로 될 수 있다. 이와 같이 얻어진 불용성 탑 코팅막을 배리어로 사용하여 액침 리소그래피 공정을 행함으로써 액침 매체를 통한 노광중에 포토레지스트 성분이 액침 매체에 용해되는 것을 방지할 수 있다.
액침 리소그래피, 카르복실기, TAG, 침지, 굴절율Abstract translation: 可以应用于浸没式光刻工艺的用于光刻胶的顶涂层组合物，以及通过浸没式光刻工艺形成光刻胶图案的方法。 根据本发明的面漆组合物包含含有羧基或磺酸基团的聚合物，碱和包含纯水的溶剂。 由根据本发明的顶部涂层组合物构成的顶部涂层可以是通过使用TAG或通过浸入水中而不溶于水的不溶性膜。 通过使用由此获得的不溶性顶涂膜作为阻挡层进行浸没式光刻工艺，可以防止在通过浸渍介质曝光期间光刻胶组分溶解在浸渍介质中。
-
-
公开(公告)号：KR100505690B1
公开(公告)日：2005-08-03
申请号：KR1020030038321
申请日：2003-06-13
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: H01L23/544 , G03F7/70633 , G03F9/7076 , G03F9/708 , G03F9/7084 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자 및 그 제조방법을 제공한다. 본 발명은 실리콘 기판 상에 형성되고 트랜치에 의해 오버레이 키로 이용되는 절연막 패턴과, 상기 절연막 패턴 상에 형성되고 상기 절연막 패턴에 의해 오버레이 및 미스 얼라인 보정되어 형성된 도전막 패턴으로 구성된 오버레이 키 영역을 포함한다. 더하여, 본 발명은 실리콘 기판 내에 형성되고 얼라인 키로 이용되는 트랜치와, 상기 트랜치 상에 형성된 매몰 절연막과, 상기 매몰 절연막과 트랜치 상에 형성된 도전막 패턴으로 구성된 얼라인 키 영역을 포함한다. 본 발명은 오버레이 키 역할을 수행하는 절연막 패턴의 두께가 얇더라도 트랜치에 의해 오버레이 장비에서 절연막 패턴의 위치 정보 데이터를 확보하여 오버레이 및 얼라인 보정을 수행할 수 있다.
-
公开(公告)号：KR1020050028398A
公开(公告)日：2005-03-23
申请号：KR1020030064591
申请日：2003-09-17
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: A method for forming fine patterns in a semiconductor device using serial exposures is provided to guarantee a sufficient extension margin by forming a fine L/S(line and space) pattern having a narrow separation interval such that the L/S pattern is formed of a desired length and shape. An etching layer(105) for forming a main pattern and a hard mask layer are sequentially formed on a semiconductor substrate. The hard mask layer is sequentially patterned to form a hard mask layer pattern(110b) by using two mutually different photomasks. The etching layer is etched to form a main pattern by using the hard mask layer pattern. The hard mask layer pattern is eliminated.
Abstract translation: 提供一种使用串行曝光在半导体器件中形成精细图案的方法，以通过形成具有窄间隔的细小L / S（线和空间）图案来确保足够的延伸余量，使得L / S图案由 所需的长度和形状。 用于形成主图案的蚀刻层（105）和硬掩模层依次形成在半导体衬底上。 通过使用两个相互不同的光掩模，硬掩模层被顺序地图案化以形成硬掩模层图案（110b）。 通过使用硬掩模层图案蚀刻蚀刻层以形成主图案。 消除了硬掩模层图案。
-
公开(公告)号：KR100903969B1
公开(公告)日：2009-06-25
申请号：KR1020070057459
申请日：2007-06-12
Applicant: 삼성전자주식회사
IPC: C12Q1/68
CPC classification number: C12Q1/6834 , B01J19/0046 , B01J2219/00382 , B01J2219/00387 , B01J2219/00432 , B01J2219/00529 , B01J2219/00596 , B01J2219/00608 , B01J2219/00617 , B01J2219/00621 , B01J2219/00626 , B01J2219/00637 , B01J2219/00659 , B01J2219/00662 , B01J2219/00711 , B01J2219/00722 , B01L3/5027 , B01L3/502707 , B01L2300/0654 , B01L2300/0867 , B82Y30/00 , C40B50/18 , C40B60/08
Abstract: 생산성이 향상된 마이크로 어레이, 마이크로 어레이용 기판 및 이들의 제조 방법이 제공된다. 마이크로 어레이는 제1 영역과 제2 영역으로 구분되는 기판, 하기 화학식 1 또는 하기 화학식 2로 표시되는 다수의 링커로서 제1 영역의 기판에 직접 커플링되며 제2 영역의 기판에는 커플링되지 않는 다수의 링커 및 각 링커에 커플링되어 있는 프로브를 포함한다.
(단, 상기 X는 상기 기판과 커플링되는 사이트이고, 상기 R은 히드록시기, 알데히드기, 카르복실기, 아미노기, 아미드기, 티올기, 할로기, 에폭시기 또는 술포네이트기이고, 상기 m은 3 내지 10인 정수이고, 상기 p는 1 내지 30인 정수이고, 상기 q는 1 내지 15인 정수이다.)
마이크로 어레이, 알켄 화합물, 링커, 광반응
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.03 seconds)
