폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
    1.
    发明授权
    폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 失效
    用于包含聚乙烯吡咯烷酮的铜电镀用电解质和使用其的半导体器件的铜线电镀方法

    公开(公告)号:KR100366631B1

    公开(公告)日:2003-01-09

    申请号:KR1020000056715

    申请日:2000-09-27

    Abstract: 본 발명은 구리도금 전해액 및 상기 구리도금 전해액을 이용한 전기도금방법에 관한 것으로, 선폭 1㎛ 이하이고 어스팩트비 4이상인 비아 홀이나 트렌치를 충진시키는 동시에 우수한 막평탄도를 갖는 구리도금 전해액을 제공한다. 본 발명의 구리도금 전해액은 구리염 수용액, 수용성 에톡실레이티드 베타 나프톨 화합물, XO
    3 S(CH
    2 )
    3 SS(CH
    2 )
    3 SOX
    3 의 조성식으로 표시되는 디설파이드 또는 HS(CH
    2 )
    3 SO
    3 X의 조성식으로 표시되는 수용성 메캅토프로판술폰산염(여기서, X는 나트륨, 칼륨 또는 수소이다) 중에서 선택된 하나의 화합물, 분자량 4600 ~ 10,000인 수용성 폴리에틸렌글리콜 및 분자량 10,000 ~ 1,300,000인 수용성 폴리비닐피릴로돈을 포함하는 것을 특징으로 한다. 본 발명에 따르면, 선폭 1㎛이하이고 어스팩트비 4 이상의 비아 홀 또는 트렌치를 내부에 기공없이 충진시킬 수 있을 뿐만 아니라, 상기 선폭을 가진 비아 홀 또는 트렌치가 밀집되어 존재할 때에도 오버 플레이팅이 발생하지 않게 된다.

    폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
    2.
    发明公开
    폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 失效
    用于包含聚乙烯吡咯烷酮的铜电镀用电解质和使用其的半导体器件的铜线电镀方法

    公开(公告)号:KR1020020024890A

    公开(公告)日:2002-04-03

    申请号:KR1020000056715

    申请日:2000-09-27

    Abstract: PURPOSE: An electrolyte for copper plating is provided which fills a via hole or trench with a critical dimension of 1 micron or less and an aspect ratio of 4 or more and has superior membrane flatness at the same time, and an electroplating method for copper wiring of semiconductor devices using the electrolyte is provided. CONSTITUTION: The electrolyte for copper plating comprises an aqueous solution of copper salts; an aqueous ethoxylated beta naphthol compound which is represented as in the following structural formula, and n is in the range of 10 to 24: £Structural Formula| disulfide represented as in the composition formula of XO3S(CH2)3SS(CH2)3SOX3, or aqueous mercapto propane sulfonates represented as in the composition formula of HS(CH2)3SO3X, where X is sodium, potassium or hydrogen; aqueous polyethylene glycol having a molecular weight of 4,600 to 10,000; and aqueous polyvinylpyrrolidone having a molecular weight of 10,000 to 1,300,000. The electroplating method for copper wiring of semiconductor devices using the electrolyte for copper plating comprises the steps of forming certain patterns comprising a via hole or trench with a critical dimension of 1 micron or less and an aspect ratio of 4 or more on a semiconductor substrate; and electroplating a semiconductor substrate on which certain patterns are formed in an electrolyte for copper plating comprising an aqueous solution of copper salts; an aqueous ethoxylated beta naphthol compound which is represented as in the following structural formula, and n is in the range of 10 to 24: £Structural Formula| disulfide represented as in the composition formula of XO3S(CH2)3SS(CH2)3SOX3, or a compound selected from aqueous mercapto propane sulfonates represented as in the composition formula of HS(CH2)3SO3X, where X is sodium, potassium or hydrogen; aqueous polyethylene glycol having a molecular weight of 4,600 to 10,000; and aqueous polyvinylpyrrolidone having a molecular weight of 10,000 to 1,300,000.

    Abstract translation: 目的:提供一种用于镀铜的电解液,其填充临界尺寸为1微米或更小,纵横比为4以上的通孔或沟槽,同时具有优异的膜平坦度,以及用于铜布线的电镀方法 提供了使用电解质的半导体器件。 构成:镀铜电解液包括铜盐水溶液; 由以下结构式表示的乙氧基化β-萘酚化合物,n在10至24:10范围内。结构式| 以XO 3 S(CH 2)3 SS(CH 2)3 SOX 3的组成式表示的二硫化物或以HS(CH 2)3 SO 3 X的组成式表示的巯基丙烷磺酸水溶液,其中X为钠,钾或氢; 分子量为4,600至10,000的聚乙二醇水溶液; 和分子量为10,000至1,300,000的聚乙烯吡咯烷酮水溶液。 使用电镀铜电镀的半导体器件的铜布线的电镀方法包括以下步骤:在半导体衬底上形成临界尺寸为1微米或更小,长宽比为4以上的通孔或沟槽的某些图案; 并且在包含铜盐水溶液的镀铜电解液中电镀形成有某些图案的半导体衬底; 由以下结构式表示的乙氧基化β-萘酚化合物,n在10至24:10范围内。结构式| XO 3 S(CH 2)3 SS(CH 2)3 SOX 3的组成式表示的二硫化物,或选自HS(CH 2)3 SO 3 X的组成式表示的巯基丙烷磺酸盐水溶液的化合物,其中X为钠,钾或氢; 分子量为4,600至10,000的聚乙二醇水溶液; 和分子量为10,000至1,300,000的聚乙烯吡咯烷酮水溶液。

    반도체 소자의 이중 게이트 산화막 형성 방법
    3.
    发明授权
    반도체 소자의 이중 게이트 산화막 형성 방법 失效
    制造半导体器件双氧化层的方法

    公开(公告)号:KR100327349B1

    公开(公告)日:2002-03-06

    申请号:KR1020010064778

    申请日:2001-10-19

    Abstract: 반도체소자의이중게이트산화막형성방법을개시한다. 본발명에따르면산화막을플라즈마상태의수소가스및 불소를포함하는가스와화학적으로반응시킨후, 어닐링을실시하여상기화학적반응에의해생성된부산물을기화시키는공정을상기산화막이완전히식각될때 까지반복하여진행하는단계를포함함으로써, 산화막의하부막질을손상시키거나오염시키지않으면서도높은식각선택비를갖고산화막을패터닝하여반도체소자의이중게이트산화막을형성할수 있다.

    트렌치 소자분리방법
    4.
    发明授权
    트렌치 소자분리방법 失效
    沟槽隔离法

    公开(公告)号:KR100297736B1

    公开(公告)日:2001-11-01

    申请号:KR1019990033354

    申请日:1999-08-13

    CPC classification number: H01L21/76229 H01L21/31053 H01L21/31055

    Abstract: 본발명은반도체소자의제조방법에관한것으로, 특히웨이퍼전체에걸쳐평탄화를이룰수 있는반도체소자의트렌치소자분리방법에관한것이다. 반도체기판상에 CMP 차단층을도포한 후이를패터닝하여소자분리영역을노출시키는창을갖는모양의 CMP 차단패턴을형성한다. CMP 차단패턴을마스크로한 식각을행하여트렌치를형성한다. 트렌치를완전히채움과동시에 CMP 차단패턴들을덮도록절연물질층을도포한다. CMP 차단패턴들이노출될때까지 CMP 공정을진행하여절연물질층을 1차적으로제거한다. 반도체기판표면으로부터소정의돌출된두께, 즉소정의돌출된두께는 CMP 차단패턴들을제거한후 게이트산화막형성전의중간처리단계시 제거되는절연물질층의두께에해당하는두께가남을때까지절연물질층을통상의습식또는건식식각으로 2차적으로제거한다. CMP 차단패턴들을제거한다.

    반구형입자(HSG)막을 구비한 반도체소자의 제조방법
    5.
    发明公开
    반구형입자(HSG)막을 구비한 반도체소자의 제조방법 失效
    用HSG层制造半导体器件的方法

    公开(公告)号:KR1020010087489A

    公开(公告)日:2001-09-21

    申请号:KR1020000011236

    申请日:2000-03-07

    CPC classification number: H01L28/84 H01L21/02046 Y10S438/906 Y10S438/964

    Abstract: PURPOSE: A method for manufacturing a semiconductor device with an HSG(HemiSphere Grain) layer is provided to optimize a growing condition of an HSG layer formed on a surface of a storage electrode. CONSTITUTION: A storage electrode formation material is deposited on an interlayer dielectric including a contact hole.(S10) A storage electrode pattern is formed by forming and etching a photoresist layer on the storage electrode formation material.(S20) The first wet cleaning process is performed.(S30) A cleaning process for forming an HSG layer is performed.(S40) The HSG layer is formed on an exposed face of the storage electrode pattern.(S50) The second wet cleaning process is performed.(S60) A cleaning process for forming a capacitor dielectric layer is performed.(S70) The capacitor dielectric layer is formed on the HSG layer.(S80) A plate electrode is formed by depositing and patterning a conductive material on the whole surface of a semiconductor substrate(S90).

    Abstract translation: 目的:提供一种用于制造具有HSG(HemiSphere Grain)层的半导体器件的方法,以优化形成在存储电极表面上的HSG层的生长状态。 构成:存储电极形成材料沉积在包括接触孔的层间电介质上(S10)通过在存储电极形成材料上形成和蚀刻光致抗蚀剂层形成存储电极图案(S20)第一湿法清洗工艺是 (S30)进行HSG层的清洗处理(S40)HSG层形成在存储电极图案的露出面上(S50)进行第二次湿式清洗处理(S60)清洁 (S70)在HSG层上形成电容电介质层(S80)通过在半导体基板的整个表面上沉积和图案化导电材料形成平板电极(S90) 。

    웨이퍼 습식 처리 장치 및 그 세정방법
    6.
    发明授权
    웨이퍼 습식 처리 장치 및 그 세정방법 失效
    湿法处理装置及其清洗方法

    公开(公告)号:KR100238232B1

    公开(公告)日:2000-01-15

    申请号:KR1019970009546

    申请日:1997-03-20

    Abstract: 습식 처리조 내에 오염물이 잔류하지 않는 구조를 가지는 웨이퍼 습식 처리 장치 및 그 세정 방법에 관하여 개시한다. 웨이퍼 습식 처리 장치는 습식 처리조 내에 액체를 분사하는 공급 노즐 본체와, 상기 공급 노즐 본체를 통하여 상기 습식 처리조에 각각 서로 다른 유체를 선택적으로 공급할 수 있도록 상기 공급 노즐 본체에 연결된 제1 유입구 및 제2 유입구와, 상기 제1 유입구 및 제2 유입구에서 각각 유체의 유입을 개폐할 수 있도록 설치된 제1 제어 밸브 및 제2 제어 밸브를 포함하고, 상기 제1 제어 밸브 및 제2 제어 밸브는 이들중 어느 하나가 개방되면 다른 하나는 폐쇄되도록 구성된다. 웨이퍼 습식 처리 장치를 세정하기 위하여, 습식 처리조 내부를 알콜을 함유하는 유기 용제를 사용하여 세척한 후, 상기 습식 처리조 내부를 40 ∼ 70℃의 순수를 사용하여 세척하고, 다시 상온의 순수를 사용하여 세척한다.

    반도체 소자의 소자 분리 방법

    公开(公告)号:KR100190058B1

    公开(公告)日:1999-06-01

    申请号:KR1019960028869

    申请日:1996-07-16

    Abstract: 본 발명은 반도체 소자의 소자 분리(Isolation) 방법에 대해 기재되어 있다. 질화막 및 폴리실리콘막을 막질간의 선택비를 유지하면서 높은 식각율(Etch-Rato)을 얻을 수 있는 건식 식각(Dry-Etching) 공정, 예컨대 마이크로 웨이브에 의한 리모트 플리즈마를 이용한 식각공정을 질화막과 폴리실리콘막에 대해 연속하여 진행함으로써, 종래의 질화막의 습식 식각시 발생한 파티클(Particle)에 의해 후속되는 폴리실리콘막의 건식 식각 공정시 폴리실리콘막이 식각되지 않는 현상을 막을 수 있다.

    웨이퍼 습식 처리 장치 및 그 세정방법
    8.
    发明公开
    웨이퍼 습식 처리 장치 및 그 세정방법 失效
    晶圆湿式处理装置及其清洁方法

    公开(公告)号:KR1019980073945A

    公开(公告)日:1998-11-05

    申请号:KR1019970009546

    申请日:1997-03-20

    Abstract: 습식 처리조 내에 오염물이 잔류하지 않는 구조를 가지는 웨이퍼 습식 처리 장치 및 이를 이용한 웨이퍼 습식 처리 방법. 웨이퍼 습식 처리 장치는 습식 처리조에 적어도 2종류의 액체를 선택적으로 공급할 수 있는 공급 노즐을 포함한다. 웨이퍼 습식 처리 방법에서는 습식 처리조 내에 처리액을 공급하고, 처리액을 사용하여 습식 처리조 내에서 웨이퍼를 소정의 시간 동안 습식 처리하고, 처리액을 배수하고, 습식 처리조 내부를 알콜을 함유하는 유기 용제를 사용하여 1차 세척하고, 습식 처리조 내부를 순수를 사용하여 2차 세척하는 단계를 포함한다.

    반도체 장치의 금속층 세정액
    9.
    发明公开
    반도체 장치의 금속층 세정액 无效
    半导体器件的金属层清洗液

    公开(公告)号:KR1019980066728A

    公开(公告)日:1998-10-15

    申请号:KR1019970002425

    申请日:1997-01-28

    Inventor: 장규환 정승필

    Abstract: 반도체 장치의 금속층 세정액에 관하여 개시한다. 본 발명은 반도체 장치의 금속층을 세정하는 세정액에 있어서, 상기 세정액의 용매는 에칠렌 글리콜에 이소프로필알콜 및 불산이 각각 10∼75% 및 0.1∼10% 혼합되어 있는 반도체 장치의 금속층 세정액을 제공한다.

    반도체 소자의 플러그 형성 방법

    公开(公告)号:KR1019980065691A

    公开(公告)日:1998-10-15

    申请号:KR1019970000804

    申请日:1997-01-14

    Abstract: 본 발명은 반도체 소자의 플러그 형성 방법을 개시한다. 이는 배선층이 형성된 반도체 기판에 층간 절연층을 형성하는 단계; 상기 층간 절연층을 패터닝하여 상기 배선층을 노출하는 콘택 홀을 형성하는 단계; 상기 콘택 홀이 형성된 반도체 기판 전면에 텅스텐(W)을 증착하여 물질층을 형성하는 단계; 및 NH
    3 NO
    3 를 포함된 연마액(slurry)을 사용하여 상기 물질층을 화학기계적연마(CMP;Chemical Mechanical Polishing)하는 단계로 이루어진다. 즉, NH
    3 NO
    3 가 포함된 연마액(slurry)을 사용하여 텅스텐층을 화학기계적 연마(CMP)함으로써 금속 이온에 의한 배선층의 오염 현상을 방지할 수 있다.

Patent Agency Ranking