-
公开(公告)号：KR1020170115217A
公开(公告)日：2017-10-17
申请号：KR1020160042447
申请日：2016-04-06
Applicant: 삼성전자주식회사
IPC: H01L21/304 , H01L21/306 , H01L21/66 , H01L21/02 , H01L21/67 , H01L21/677
CPC classification number: B24B49/12 , B24B37/04 , B24B53/017 , G01B11/22 , G01B11/24
Abstract: 본발명은연마패드측정장치및 이를이용한화학적기계적연마설비에관한것이다. 본발명은웨이퍼를연마하는연마패드의프로파일을측정하는연마패드측정장치에있어서, 연마패드의일면으로부터상기일면과대향된타면을향해연장된그루브들내의이물질을제거하기위한이물질제거부; 및상기이물질이제거된상기그루브들의깊이를측정하기위한거리측정부를포함한다.
Abstract translation: 研磨垫测定装置及使用其的化学机械研磨装置技术领域本发明涉及研磨垫测定装置及使用该研磨垫测定装置的化学机械研磨装置 本发明涉及一种抛光垫，测量装置用于测量所述抛光垫的轮廓以抛光晶片，和从抛光垫的一个表面上的一个表面，并拒绝用于去除朝向另一个表面相对的异物延伸的凹槽内的异物; 以及距离测量单元，用于测量去除异物的凹槽的深度。
-
公开(公告)号：KR1020150021785A
公开(公告)日：2015-03-03
申请号：KR1020130099172
申请日：2013-08-21
Applicant: 삼성전자주식회사
IPC: G01R31/3183 , G01R31/26 , H01L21/66
CPC classification number: G11C29/16 , G11C2029/0401
Abstract: 본 발명의 실시 예에 따른 반도체 메모리 테스트 방법은, 필드 프로그래머블 게이트 어레이(field programmable gate array; FPGA)에 포함된 알고리즘 패턴 생성기에 의해 테스트 패턴의 논리값을 생성하는 단계; 자동 검사기에서 생성되어 상기 필드 프로그래머블 게이트 어레이로 전송되는 DQ 인에이블 신호에 응답하는 DQ 신호의 제어 하에, 상기 생성된 논리값을 피시험 장치로 프로그램하는 단계; 상기 DQ 신호의 제어 하에, 상기 피시험 장치로부터 상기 프로그램된 논리값을 캡쳐하는 단계; 및 상기 생성된 논리값과 상기 캡쳐된 논리값을 비교하여 얻어진 비교 결과에 따라 상기 피시험 장치의 불량 유무를 판단하는 단계를 포함하되, 상기 DQ 인에이블 신호는 상기 자동 검사기와 상기 필드 프로그래머블 게이트 어레이를 동기화시키는 싱크 클럭과 다른 시점에 인가될 수 있다. 본 발명에 따르면, FPGA 사용에 따른 타이밍 제약을 해소할 수 있고, 동시에 테스트 가능한 피시험 장치의 수를 늘릴 수 있으며, 테스트 속도를 향상시킬 수 있다.
Abstract translation: 提供了一种用于测试半导体存储器的方法，包括以下步骤：通过现场可编程门阵列（FPGA）中包括的算法模式发生器（ALPG）生成测试模式的逻辑值; 在DQ信号的控制下，将所生成的逻辑值编程为被测器件（DUT），该DQ信号响应于自动测试设备（ATE）产生的DQ使能信号，并发送到FPGA; 在DQ信号的控制下从DUT捕获编程的逻辑值; 以及将所生成的逻辑值与所捕获的逻辑值进行比较，并根据获得的比较结果确定DUT是否有缺陷，其中可以在与同步ATE和FPGA的同步时钟不同的时间点施加DQ使能信号。 根据本发明，可以解决由于使用FPGA的定时限制，可以提高可以同时测试的DUT的数量，并且可以提高测试速度。
-
Patent Agency Ranking
公开(公告)号：KR1020160066448A
公开(公告)日：2016-06-10
申请号：KR1020140170833
申请日：2014-12-02
Applicant: 삼성전자주식회사
IPC: G01N21/956 , H01L21/66
CPC classification number: G01N21/8806 , G01J4/00 , G01J2004/001 , G01N21/21 , G01N21/211 , G01N21/9501 , G01N21/956 , G01N2021/213 , G01N2021/8848 , G01N21/95607
Abstract: 본발명의기술적사상에따른표면검사방법은, 제1 편광상태의입사광을단면적을가지는평행광선으로조정하여검사대상에조사하는단계; 및상기검사대상으로부터반사되는반사광의제2 편광상태를측정하는단계;를포함하고, 상기제1 편광상태와상기제2 편광상태의변화량을이용하여, 상기검사대상중 상기입사광이조사된전체면적에대한검사가이루질수 있다.
Abstract translation: 根据本发明的技术思想，一种检查表面的方法包括：通过将第一偏振态的入射光改变成具有横截面的平行光来照射测试对象的步骤; 以及测量从测试对象反射的光的第二偏振状态的步骤。 可以使用第一偏振态和第二偏振态之间的变化来检查在检查对象中发射入射光的整个区域的检查。 因此，能够提高检查速度。
-
公开(公告)号：KR1020140000855A
公开(公告)日：2014-01-06
申请号：KR1020120068367
申请日：2012-06-26
Applicant: 삼성전자주식회사
IPC: G01R31/28
CPC classification number: G01R1/0408 , G01R31/31926
Abstract: A test interface board includes one or more switch matrix layers and control logic. The switch matrix layers connect a plurality of channels in an automatic test device for providing test operation signals for testing test target devices to pins corresponding to the channels among a plurality of pins in the test target devices by responding to switching control signals using a plurality of switching elements for connecting a plurality of connection nodes to each other. The control logic produces the switching control signals based on the pin structure information of the test target devices.
Abstract translation: 测试接口板包括一个或多个开关矩阵层和控制逻辑。 开关矩阵层在自动测试装置中连接多个通道，用于提供测试操作信号，用于通过响应于使用多个的开关控制信号来测试测试目标器件到与测试目标器件中的多个引脚中的通道相对应的引脚 用于将多个连接节点彼此连接的开关元件。 控制逻辑根据测试目标器件的引脚结构信息产生开关控制信号。
-
-
公开(公告)号：KR1020150021783A
公开(公告)日：2015-03-03
申请号：KR1020130099169
申请日：2013-08-21
Applicant: 삼성전자주식회사
IPC: G01R31/26
CPC classification number: G01R31/2879
Abstract: 테스트 장치는 테스트부 및 전압 선택부를 포함한다. 상기 테스트부는 테스트 전류를 테스트 대상 장치의 테스트 패드에 인가하여 테스트 응답 전압을 검출하고, 상기 테스트 응답 전압에 기초하여 상기 테스트 대상 장치의 DC 테스트를 수행한다. 상기 전압 선택부는 테스트 모드에 따라서 복수의 전압들 중 하나를 선택하여 상기 테스트 대상 장치의 접지 전압 패드에 선택 전압을 인가한다. 테스트 응답 전압이 음의 값으로 측정되지 않도록 선택 전압을 선택함으로써, 테스트 과정에서 테스트 대상 장치가 파괴되는 현상을 방지할 수 있다.
Abstract translation: 提供了包括测试单元和电压选择单元的测试设备。 测试单元将测试电流施加到测试目标器件的测试板，以检测测试响应电压，并且基于测试响应电压在测试目标器件上执行DC测试。 电压选择单元根据测试模式选择多个电压中的一个，并将选择的电压施加到测试对象器件的接地电压焊盘。 通过选择不将测试响应电压测量为负值的电压，可以防止在测试过程中对测试对象器件的损坏。
-
公开(公告)号：KR1020140112135A
公开(公告)日：2014-09-23
申请号：KR1020130025529
申请日：2013-03-11
Applicant: 삼성전자주식회사
CPC classification number: G01R19/00 , G01R31/31905 , G11C29/56016 , G11C2029/5602
Abstract: A semiconductor device, which is mounted on a device interface board, comprises: an AC test unit which tests an AC characteristic of the DUT; a DC test unit which provides a DC test path according to attributes of input and output terminals of the DUT; a first input and output interface unit which selectively connects the AC test unit or the DC test unit to ATE in response to a mode control signal; and a second input and output interface unit which selectively connects the AC test unit or the DC test unit to the DUT in response to the mode control signal. Therefore, the present invention may test an AC and a DC on the interface board.
Abstract translation: 安装在设备接口板上的半导体器件包括：测试DUT的AC特性的AC测试单元; DC测试单元，其根据DUT的输入和输出端子的属性提供DC测试路径; 第一输入和输出接口单元，其响应于模式控制信号选择性地将AC测试单元或DC测试单元连接到ATE; 以及第二输入和输出接口单元，其响应于模式控制信号选择性地将AC测试单元或DC测试单元连接到DUT。 因此，本发明可以测试接口板上的AC和DC。
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
