公开(公告)号：KR1020080060881A

公开(公告)日：2008-07-02

申请号：KR1020060135495

申请日：2006-12-27

Applicant: 삼성전자주식회사

Inventor： 박정현 ,  박용기 ,  정혁진 ,  전재민 ,  한진희

IPC: G01R31/26 ,  H01L21/66

CPC classification number: G01R31/2896 ,  G01R1/0433 ,  G01R31/2867 ,  H01L22/30

Abstract: A method for testing a semiconductor package is provided to test the semiconductor package stably irrespective of the sort of the semiconductor package by controlling the drop height of a handler using a contact signal which is applied to a contact terminal. A method for testing a semiconductor package includes the steps of: determining the sort of the semiconductor package(S310); transmitting a contact signal to all contact terminals(S320); dropping a handler with a predetermined first stroke based on the sort of the semiconductor package(S330); determining whether a predetermined number of contact terminals are in contact with the semiconductor package through the contact signal(S340); dropping the handler with a predetermined second stroke irrespective of the sort of the semiconductor package if the contact terminals are in contact with the semiconductor package(S350); and transmitting a detection signal to the contact terminals if the drop of the handler is completed(S360).

Abstract translation: 提供了一种用于测试半导体封装的方法，通过使用施加到接触端子的接触信号来控制处理器的下降高度来稳定地测试半导体封装的类型，而不管半导体封装的种类。 一种用于测试半导体封装的方法包括以下步骤：确定半导体封装的种类（S310）; 向所有接触端子发送接触信号（S320）; 基于半导体封装的种类，以预定的第一行程丢弃处理程序（S330）; 通过接触信号确定预定数量的接触端子是否与半导体封装接触（S340）; 如果接触端子与半导体封装接触，则不管半导体封装的种类如何，以预定的第二笔划落下处理器（S350）。 以及如果处理器的下降完成，则将检测信号发送到接触端子（S360）。

公开(公告)号：KR1020100055853A

公开(公告)日：2010-05-27

申请号：KR1020080114737

申请日：2008-11-18

Applicant: 삼성전자주식회사

Inventor： 한진희

IPC: H01L23/12

CPC classification number: H01L23/49555 ,  H01L25/105 ,  H01L2225/1029 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A multi stacked semiconductor package is provided to reduce a connection failure rate by maximally contacting spaces between surfaces with mutual horizontality of the lead. CONSTITUTION: In a first semiconductor package(10), the upper side of an inner lead is attached to the lower side of a package body. A connection lead is formed by bending the end extended to the outside of the inner lead upward. The upper side of the connection lead is horizontally bent to the outside. In a second semiconductor package(20), the lower side of the inner lead is exposed downwardly in the lower side of the package body. An outer lead(222) is formed to equalize the length of the end with the length of the outer lead of the first semiconductor package. The second semiconductor package closely adheres the space between the outer leads.

Abstract translation: 目的：提供多层半导体封装，以通过最大限度地接触引线相互水平的表面之间的空间来降低连接故障率。 构成：在第一半导体封装（10）中，内引线的上侧附接到封装体的下侧。 通过向内延伸到内部引线的外部的端部弯曲形成连接引线。 连接引线的上侧水平弯曲到外部。 在第二半导体封装（20）中，内引线的下侧在封装主体的下侧向下露出。 外引线（222）形成为使端部的长度与第一半导体封装的外引线的长度相等。 第二个半导体封装紧密地附着在外引线之间。

公开(公告)号：KR102158961B1

公开(公告)日：2020-09-24

申请号：KR1020140057209

申请日：2014-05-13

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  김진범 ,  이관흠 ,  이병찬 ,  이초은 ,  한진희 ,  구본영

IPC: H01L29/78 ,  H01L21/335 ,  H01L21/20

公开(公告)号：KR1020160061615A

公开(公告)日：2016-06-01

申请号：KR1020140164129

申请日：2014-11-24

Applicant: 삼성전자주식회사

Inventor： 최경인 ,  김욱제 ,  최백합 ,  한진희 ,  홍현기

IPC: H01L29/78

CPC classification number: H01L29/1054 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28525 ,  H01L21/324 ,  H01L21/76879 ,  H01L21/76886 ,  H01L21/76897 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/8258 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/7842

Abstract: 반도체장치의제조방법에있어서, 반도체기판상에스트레스채널막을형성한다. 스트레스채널막상에 100 oC 내지 600 oC의온도범위에서제1 이온주입공정을수행한다. 스트레스채널막상에게이트구조물을형성한다. 게이트구조물과인접한스트레스채널막의상부에제1 소스-드레인영역을형성한다. 고온이온주입공정에의해스트레스이완현상을방지할수 있다.

Abstract translation: 公开了制造半导体器件的方法。 公开的实施例包括：在半导体衬底上形成应力通道膜; 在100-600℃的温度范围内在应力通道膜上进行第一离子注入工艺，在应力通道膜上形成栅极结构; 以及在与栅极结构相邻的应力通道膜的上部上形成第一源极 - 漏极区域。 该实施例可以通过高温离子注入工艺来防止应力松弛。

公开(公告)号：KR1020150130087A

公开(公告)日：2015-11-23

申请号：KR1020140057209

申请日：2014-05-13

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  김진범 ,  이관흠 ,  이병찬 ,  이초은 ,  한진희 ,  구본영

IPC: H01L29/78 ,  H01L21/335 ,  H01L21/20

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823475 ,  H01L27/0207 ,  H01L27/0924 ,  H01L27/1104 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7849 ,  H01L29/785

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 기판, 상기기판에형성된제1 및제2 액티브핀, 상기제1 및제2 액티브핀 상에각각형성된제1 및제2 에피택셜층, 상기제1 및제2 에피택셜층 사이에, 상기제1 및제2 에피택셜층을연결하도록형성된브릿지층, 상기브릿지층 상에형성된제3 에피택셜층, 및상기제1 및제3 에피택셜층 사이와, 상기제2 및제3 에피택셜층 사이에형성된캡핑층을포함한다.

Abstract translation: 提供一种半导体器件及其制造方法。 半导体器件包括衬底，形成在衬底上的第一和第二有源鳍，分别形成在第一和第二有源引脚上的第一和第二外延层，形成在第一和第二外延层之间的桥接层和 连接第一和第二外延层，形成在桥上的第三外延层和形成在第一和第三外延层之间以及第二和第三外延层之间的覆盖层。