그래핀 기판과 그 제조방법 및 그래핀 기판을 포함하는 트랜지스터
    2.
    发明公开
    그래핀 기판과 그 제조방법 및 그래핀 기판을 포함하는 트랜지스터 审中-实审
    石墨烯基板,其制造方法以及包含石墨烯基板的晶体管

    公开(公告)号:KR1020170130784A

    公开(公告)日:2017-11-29

    申请号:KR1020160061422

    申请日:2016-05-19

    Abstract: 그래핀층이형성되는기판을점착력(adhesion force)이큰 물질을사용하여, 그래핀층상에형성되는유전체층을균일하게형성할수 있는그래핀기판과그 제조방법및 그래핀기판을포함하는트랜지스터가개시된다. 개시된그래핀기판은 0.08nN/nm 이상의점착력(adhesion force)을갖는기판, 상기기판에구비된그래핀층및 상기그래핀층에구비된유전체층;을포함하며, 상기기판의점착력은실리콘팁(Si tip)을이용하여측정된다.

    Abstract translation: 包括其上形成有石墨烯层的基板的石墨烯基板的晶体管可以由使用具有粘附力的材料在石墨烯层上形成的介电层均匀地形成,其制造方法和石墨烯基板。 所公开的石墨烯衬底包括具有0.08nN / nm或更大的粘附力的衬底,设置在衬底上的石墨烯层和设置在石墨烯层上的介电层, 它是通过使用所测量的。

    동력전달장치
    4.
    发明公开
    동력전달장치 有权
    电力传输装置

    公开(公告)号:KR1020150081078A

    公开(公告)日:2015-07-13

    申请号:KR1020140000682

    申请日:2014-01-03

    Abstract: 본발명은동력전달장치에관한것으로써, 입력되는동력에대해정방향으로가속출력하는제1유성기어세트; 상기제1유성기어세트로부터동력을입력받고, 입력받은동력에대해정방향으로감속출력하는제2유성기어세트; 상기제1유성기어세트로부터동력을입력받고, 입력받은동력에대해역방향으로출력하는제3유성기어세트;를포함하는것을특징으로한다. 이에의하여, 하나의입력으로부터정방향가속, 정방향감속, 역방향출력을한번에구현할수 있는동력전달장치가제공된다.

    Abstract translation: 电力传输装置技术领域本发明涉及电力传输装置。 动力传递装置包括:输出相对于输入功率向前加速的第一行星齿轮组; 第二行星齿轮组从第一行星齿轮组接收动力,并输出以相对于接收功率向前减速; 以及第三行星齿轮组,其从第一行星齿轮组接收动力,并且相对于接收功率向后输出。 因此,动力传递装置一次实现正向加速,前进减速和后退输出。

    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
    5.
    发明公开
    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 有权
    具有双层半导体通道的薄膜晶体管和制造薄膜晶体管的方法

    公开(公告)号:KR1020140077016A

    公开(公告)日:2014-06-23

    申请号:KR1020120145698

    申请日:2012-12-13

    Abstract: Disclosed is a thin film transistor. The thin film transistor includes a gate electrode which is disposed on the upper part of a substrate; a gate insulating film which is disposed to cover the gate electrode; a semiconductor channel which is disposed on the upper part of the gate insulating film; and source/drain electrodes which are in contact with both sides of the semiconductor channel and are spaced apart from each other.

    Abstract translation: 公开了一种薄膜晶体管。 薄膜晶体管包括设置在基板的上部的栅电极; 栅极绝缘膜,被设置成覆盖栅电极; 设置在栅极绝缘膜的上部的半导体沟道; 以及与半导体通道的两侧接触并且彼此间隔开的源/漏电极。

    전이금속 디칼코게나이드 박막의 형성 방법
    6.
    发明授权
    전이금속 디칼코게나이드 박막의 형성 방법 有权
    过渡金属二氯化碳薄层的制备方法

    公开(公告)号:KR101532883B1

    公开(公告)日:2015-07-02

    申请号:KR1020140116063

    申请日:2014-09-02

    Abstract: 본발명의전이금속디칼코게나이드박막의형성방법은, 디메틸포름아마이드(dimehtylformamide), 알킬아민및 아미노알코올을포함하는혼합용매와전이금속디칼코게나이드의전구체를포함하는코팅용액을준비하는단계, 코팅용액을피처리기판상에스핀-코팅하는단계및 코팅된박막을열처리하는단계를포함한다.

    Abstract translation: 制造过渡金属二硫属元素化物薄层的方法包括以下步骤:制备包括二甲基甲酰胺,烷基胺和氨基醇的混合溶剂,并涂布包含过渡金属二硫属元素前体的溶液; 将涂布溶液涂布在经处理的基材上; 并对涂覆的薄层进行热处理。 前体包括钼或钨。 100重量份二甲基甲酰胺中烷基胺的含量为50-200重量。 氨基醇的含量为16-40重量份。

    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
    7.
    发明授权
    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 有权
    具有双层半导体通道的薄膜晶体管和制造薄膜晶体管的方法

    公开(公告)号:KR101417932B1

    公开(公告)日:2014-07-10

    申请号:KR1020120145698

    申请日:2012-12-13

    Abstract: 박막트랜지스터가 개시된다. 박막트랜지스터는 기판 상부에 위치한 게이트 전극, 게이트 전극을 덮도록 위치하는 게이트 절연막, 게이트 절연막 상부에 위치하는 반도체 채널 및 반도체 채널의 양쪽에 각각 접하고 서로 이격된 소스/드레인 전극을 구비한다. 반도체 채널은 게이트 절연막 상부에 위치하고 상대적으로 높은 캐리어 농도를 갖는 제1 산화물 패턴 및 제1 산화물 패턴 상부에 위치하고 상대적으로 낮은 캐리어 농도를 갖는 제2 산화물 패턴을 구비할 수 있다.

    동력전달장치
    8.
    发明授权
    동력전달장치 有权
    电力传输装置

    公开(公告)号:KR101559646B1

    公开(公告)日:2015-10-13

    申请号:KR1020140000682

    申请日:2014-01-03

    Abstract: 본발명은동력전달장치에관한것으로써, 입력되는동력에대해정방향으로가속출력하는제1유성기어세트; 상기제1유성기어세트로부터동력을입력받고, 입력받은동력에대해정방향으로감속출력하는제2유성기어세트; 상기제1유성기어세트로부터동력을입력받고, 입력받은동력에대해역방향으로출력하는제3유성기어세트;를포함하며, 상기제1유성기어세트와, 상기제2유성기어세트및 상기제3유성기어세트는각각선기어와, 위성기어와, 캐리어및 링기어로이루어지며, 상기제1유성기어세트의선기어와, 상기제2유성기어세트의위성기어및 상기제3유성기어세트의캐리어를고정함으로써, 상기제1유성기어세트의정방향가속출력, 상기제2유성기어세트의정방향감속출력및 상기제3유성기어세트의역방향출력을동시에발생시키는것을특징으로한다.이에의하여, 하나의입력으로부터정방향가속, 정방향감속, 역방향출력을한번에구현할수 있는동력전달장치가제공된다.

    산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
    9.
    发明授权
    산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 有权
    包含氧等离子体处理的通道层的薄膜晶体管及其制造方法

    公开(公告)号:KR101348059B1

    公开(公告)日:2014-01-03

    申请号:KR1020120073819

    申请日:2012-07-06

    Inventor: 김형섭 양재현

    CPC classification number: H01L29/78696 H01L29/24 H01L29/66742

    Abstract: The present invention relates to a thin film transistor comprising oxygen plasma treated channel layer and a method of manufacturing the same. According to the embodiment of the present invention, the thin film transistor includes a substrate; a source/drain electrode on the substrate; a channel layer made of a chalcogenides-based material on the substrate and the source/drain electrode; a dielectric layer; and a gate electrode. [Reference numerals] (S410) Step of providing a substrate; (S420) Step of forming a source/drain electrode on the substrate; (S430) Step of depositing a channel layer made of a chalcogenides-based material on the substrate and the source/drain electrode; (S440) Step of oxygen plasma treating the top of the channel layer; (S450) Step of depositing a dielectric layer on the top of the oxygen plasma treated channel layer; (S460) Step of forming a gate electrode on a dielectric

    Abstract translation: 本发明涉及包含氧等离子体处理的沟道层的薄膜晶体管及其制造方法。 根据本发明的实施例,薄膜晶体管包括基板; 基底上的源极/漏极; 在衬底和源/漏电极上由硫属元素化物基材料制成的沟道层; 电介质层; 和栅电极。 (参考号)(S410)提供基板的工序; (S420)在基板上形成源极/漏极的工序; (S430)在基板和源极/漏极上沉积由硫属元素化物系材料构成的沟道层的工序; (S440)氧等离子体处理通道层顶部的工序; (S450)在氧等离子体处理的沟道层的顶部上沉积电介质层的步骤; (S460)在电介质上形成栅电极的步骤

    불휘발성 메모리 장치의 게이트 전극 형성 방법
    10.
    发明授权
    불휘발성 메모리 장치의 게이트 전극 형성 방법 失效
    在非易失性存储器件中形成栅电极的方法

    公开(公告)号:KR100840791B1

    公开(公告)日:2008-06-23

    申请号:KR1020020045392

    申请日:2002-07-31

    Abstract: 불휘발성 메모리 장치의 게이트 전극 형성 방법이 개시되어 있다. 반도체 기판 상에 터널 산화막, 제1도전층, 층간유전막 및 제2도전층을 순차적으로 형성한다. 상기 제2도전층 상에 게이트 영역을 정의하는 마스크 패턴을 형성한다. 상기 마스크 패턴과 면접되는 제2도전층 상면의 양측부를 제1식각함으로서, 상기 제2도전층에 리세스가 형성되도록 상기 마스크 패턴 하면의 양측부를 노출시킨다. 상기 하드 마스크 패턴을 식각 마스크로 이용하여 상기 리세스가 형성된 제2도전층을 제2식각함으로서 상기 마스크 패턴의 선폭보다 작은 컨트롤 게이트 패턴을 형성한다. 상기 결과물을 식각 마스크로 이용하여 상기 층간유전막 및 제1도전층을 제3식각하여 플로팅 게이트를 형성하는 단계를 갖는다. 상기 방법으로 형성된 게이트 전극은 플라즈마를 이용한 식각공정시 상기 플라즈마 이온으로 인해 손상을 방지할 수 있다.

Patent Agency Ranking