-
公开(公告)号：WO2022225253A1
公开(公告)日：2022-10-27
申请号：PCT/KR2022/005366
申请日：2022-04-13
Applicant: 삼성전자 주식회사 , 성균관대학교산학협력단
IPC: G09G3/32
Abstract: 전자 장치는 제1 회로 블록, 제2 회로 블록 및 발광 소자를 포함하는 서브 픽셀, 디스플레이 패널, 디스플레이 구동 회로, 및 프로세서를 포함하며, 디스플레이 구동 회로는 계조 데이터를 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 제어 신호를 입력 받음에 따라 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 발광 시간을 제어하며, 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 제2 게이트 단자에 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 2회 이상 초기화할 수 있다.
-
公开(公告)号：KR101752546B1
公开(公告)日：2017-06-30
申请号：KR1020150069533
申请日：2015-05-19
Applicant: 성균관대학교산학협력단
Abstract: 본발명에따른적층커패시터및 이의제조방법에서, 적층커패시터는제1 방향으로서로중첩되어적층되되, 제1 방향과교차하는제2 방향의일단부인제1 측부에서서로연결된적어도 n+1개(이때, n은 2 이상의자연수) 이상의커패시터전극들을포함하는제1 그룹전극과, 서로마주하는 2개의제1 그룹전극의커패시터전극들사이에각각배치되되, 제1 측부와제2 방향으로마주하는제2 측부에서서로연결된 n개의커패시터전극들을포함하는제2 그룹전극과, 제1 그룹전극과제2 그룹전극이마주하는모든이격영역을채우도록형성된유전층을포함한다.
Abstract translation: 在层叠电容器和根据本发明的方法，该层状电容器doedoe层压彼此交叠在第一方向上，所述至少n + 1的一端在太太第二方向交叉的第一方向，一个第一侧彼此连接（该 中，n是2至doedoe分别设置在所述第一组电极和所述第一组的彼此面对的，其包括比的自然数的第二电容器电极或多个电极的两个第二电容器电极之间），相对的第一侧和所述第二方向 第二组电极包括在侧面彼此连接的n个电容器电极，以及形成为填充第一组电极任务和第二组电极的所有间隔开的区域的介电层。
-
公开(公告)号：KR1020160108965A
公开(公告)日：2016-09-21
申请号：KR1020150032473
申请日：2015-03-09
Applicant: 성균관대학교산학협력단
IPC: H01L27/08 , H01L25/065 , H01L23/48
CPC classification number: H01G4/30 , H01G4/012 , H01G4/224 , H01G4/232 , H01L27/0805 , H01L23/481 , H01L25/0657
Abstract: 본발명에따른적층커패시터패키지및 패키지하우징에서, 적층커패시터패키지는베이스기판상에순차적으로적층되고서로동일한면적을갖는적어도 2개의커패시터전극들, 커패시터전극들사이에형성된유전층들, 커패시터전극들과각각연결되고커패시터전극들의일측에배치되며적어도 2개의그룹으로나뉘어져상하로서로마주하도록배치된연결전극들을포함하는적층커패시터와, 바닥부및 바닥부와연결된측면부들이형성하는내부공간에적층커패시터를수용하고, 내부공간에형성되어제1 그룹의연결전극들과연결된제1 내부전극및 제1 내부전극과이격되고제2 그룹의연결전극들과연결된제2 내부전극을포함하는패키지하우징을포함한다.
Abstract translation: 本发明涉及多层电容器封装和封装外壳。 根据本发明，多层电容器封装包括：多层电容器，包括至少两个依次层叠在基底上并具有相等面积的电容器电极，形成在电容器电极之间的电介质层和连接电极 连接到电容器电极，布置在电容器电极的一侧上，并分成至少两组，以彼此垂直相对; 以及包装壳体，其在由底部单元形成的内部空间和与所述底部单元连接的侧面单元中容纳所述多层电容器，并且包括形成在所述内部空间中并连接到第一组的连接电极的第一内部电极， 以及与第一内部电极分离并与第二组的连接电极连接的第二内部电极。
-
公开(公告)号：KR101539906B1
公开(公告)日：2015-07-28
申请号：KR1020150008797
申请日：2015-01-19
Applicant: 성균관대학교산학협력단
IPC: H01M4/13 , H01M4/66 , H01M4/62 , H01M4/48 , H01M10/052
CPC classification number: H01M4/661 , H01M4/66 , H01M4/663 , H01M4/667 , H01M10/0525 , H01M4/13 , H01M4/483 , H01M4/624 , H01M10/052
Abstract: 리튬이차전지용전극구조물이개시된다. 리튬이차전지용전극구조물은집전체, 집전체표면상에분산배치되고전이금속또는이의산화물을포함하는나노입자들및 나노입자들이분산배치된집전체의표면상에형성된활물질층을구비한다. 이러한전극구조물은리튬이차전지의음극구조물로적용되어리튬이차전지의용량을향상시킬수 있다.
Abstract translation: 公开了一种用于锂二次电池的电极结构。 锂二次电池的电极结构包括：集电体; 分散配置在集电体的表面上的纳米粒子，其包含过渡金属或其氧化物; 以及在分散配置有纳米粒子的集电体的表面形成的活性物质层。 电极结构被用作锂二次电池的阴极结构，从而提高锂二次电池的容量。
-
公开(公告)号：KR1020090009050A
公开(公告)日：2009-01-22
申请号：KR1020070072486
申请日：2007-07-19
Applicant: 삼성디스플레이 주식회사 , 성균관대학교산학협력단
CPC classification number: C23C18/1605 , C23C18/1879 , C23C18/206 , C23C18/30 , C23C18/31 , C23C18/44 , G02B5/3058
Abstract: The method for manufacturing the metal line grid device is provided to form the smaller cycle than the half of the cycle of the metal line lattice in formation of the wire grid polarizer. The self-assembled monolayer nano pattern is formed on the substrate(30). The metal line lattice is formed between the self-assembled monolayer nano pattern by using electroless-plating for the substrate having the self-assembled monolayer nano pattern. The metal line lattice(37) is formed by electroless-plating on the self-assembled monolayer nano pattern by using the self-assembled monolayer nano pattern as the seed layer. In the above step, the metal line lattice lice is formed between the self-assembled monolayer nano pattern by using electroless-plating for the substrate having the self-assembled monolayer nano pattern.
Abstract translation: 提供金属线栅装置的制造方法，以形成线形偏振器形成时的金属线晶格的周期的一半的周期。 在衬底（30）上形成自组装单层纳米图案。 通过对具有自组装单层纳米图案的基板进行无电镀，在自组装单层纳米图案之间形成金属线晶格。 通过使用自组装单层纳米图案作为种子层，通过在自组装单层纳米图案上进行无电镀来形成金属线晶格（37）。 在上述步骤中，通过使用具有自组装单层纳米图案的基板的无电镀法，在自组装单层纳米图案之间形成金属线晶格虱。
-
Patent Agency Ranking
公开(公告)号：KR101783112B1
公开(公告)日：2017-10-23
申请号：KR1020150181537
申请日：2015-12-18
Applicant: 성균관대학교산학협력단
Inventor： 서수정 , 박화선 , 박정갑 , 조영래 , 김태유 , 나영일 , 신진하 , 이정우 , 박정호 , 안병욱 , 백승빈 , 윤숙영 , 김선우 , 김석훈 , 박종환 , 송영일 , 신세희
Abstract: 적층커패시터가개시된다. 적층커패시터는제1 금속층및 이의일면상에배치된제1 유전체층을각각구비하는제1 박막구조체들및 이들과교대로적층되고각각제2 금속층및 이의일면상에배치된제2 유전체층구비하는제2 박막구조체들을구비하는커패시터적층구조체; 커패시터적층구조체의제1 및제2 측면상에각각배치되고제2 금속층들및 제1 금속층들과각각접촉하는제1 공통전극및 제2 공통전극을구비한다.
-
公开(公告)号：KR1020170083877A
公开(公告)日：2017-07-19
申请号：KR1020160003318
申请日：2016-01-11
Applicant: 성균관대학교산학협력단
Inventor： 서수정 , 송영일 , 박정갑 , 조영래 , 김태유 , 나영일 , 신진하 , 이정우 , 홍두표 , 박정호 , 안병욱 , 백승빈 , 윤숙영 , 김선우 , 김석훈 , 박종환 , 신세희
Abstract: 투명전극의제조방법이개시된다. 투명전극은기판의상부면상에포토레지스트패턴을형성하고, 그위에금속도금막을형성하며, 이어서금속도금막상에그래핀복합체박막을형성한후 포토레지스트패턴을제거함으로써형성될수 있다.
Abstract translation: 公开了一种制造透明电极的方法。 透明电极可以通过形成在所述基板的上表面的光致抗蚀剂图案形成，以形成在所述金属镀膜，然后形成石墨烯复合膜之后被设置在金属镀覆，以除去光致抗蚀剂图案。
-
公开(公告)号：KR1020170073085A
公开(公告)日：2017-06-28
申请号：KR1020150181537
申请日：2015-12-18
Applicant: 성균관대학교산학협력단
Inventor： 서수정 , 박화선 , 박정갑 , 조영래 , 김태유 , 나영일 , 신진하 , 이정우 , 박정호 , 안병욱 , 백승빈 , 윤숙영 , 김선우 , 김석훈 , 박종환 , 송영일 , 신세희
Abstract: 적층커패시터가개시된다. 적층커패시터는제1 금속층및 이의일면상에배치된제1 유전체층을각각구비하는제1 박막구조체들및 이들과교대로적층되고각각제2 금속층및 이의일면상에배치된제2 유전체층구비하는제2 박막구조체들을구비하는커패시터적층구조체; 커패시터적층구조체의제1 및제2 측면상에각각배치되고제2 금속층들및 제1 금속층들과각각접촉하는제1 공통전극및 제2 공통전극을구비한다.
Abstract translation: 公开了一种层压电容器。 根据权利要求2的层状电容器，其包括第一金属层和包含其分别设置在所述表面上的第一电介质层的第一薄膜结构，以及这些和交替层叠与每个所述第二金属层和设置在其表面上一个第二电介质层 具有薄膜结构的电容器层压结构; 分别设置在电容器2 mitje叠层结构的第一侧上设置有第一公共电极和第二公共电极，每个与所述第二金属层和第一金属层接触。
-
公开(公告)号：KR101708971B1
公开(公告)日：2017-02-21
申请号：KR1020140014586
申请日：2014-02-10
Applicant: 성균관대학교산학협력단
IPC: B22F9/14
Abstract: 금속분말제조장치가개시된다. 본발명인금속분말제조장치는금속와이어를공급하는금속와이어공급부; 초음파를발생시켜상기금속와이어를진동시키는초음파발생부; 상기금속와이어에펄스전원을인가하여상기금속와이어가전기폭발되도록하는전극; 및전기폭발에의하여상기금속와이어가증기화된경우, 증기화된상기금속와이어에열을공급하여증기화된상기금속와이어가서서히냉각되도록하는냉각속도조절부를포함한다.
Abstract translation: 公开了一种制造金属粉末的装置，更具体地，涉及通过脉冲功率通过电气爆炸制造金属粉末的装置。 制造金属粉末的装置包括：提供金属线的金属丝提供部件; 超声波发生器，通过产生超声波来振动金属线; 通过向金属丝施加脉冲电力来电击金属线的电极; 以及冷却速度控制部，通过在通过电气爆炸使金属丝蒸发时，通过为蒸发的金属线提供热量来缓慢冷却汽化金属线。
-
公开(公告)号：KR101707729B1
公开(公告)日：2017-02-17
申请号：KR1020150032473
申请日：2015-03-09
Applicant: 성균관대학교산학협력단
IPC: H01L27/08 , H01L25/065 , H01L23/48
Abstract: 본발명에따른적층커패시터패키지및 패키지하우징에서, 적층커패시터패키지는베이스기판상에순차적으로적층되고서로동일한면적을갖는적어도 2개의커패시터전극들, 커패시터전극들사이에형성된유전층들, 커패시터전극들과각각연결되고커패시터전극들의일측에배치되며적어도 2개의그룹으로나뉘어져상하로서로마주하도록배치된연결전극들을포함하는적층커패시터와, 바닥부및 바닥부와연결된측면부들이형성하는내부공간에적층커패시터를수용하고, 내부공간에형성되어제1 그룹의연결전극들과연결된제1 내부전극및 제1 내부전극과이격되고제2 그룹의연결전극들과연결된제2 내부전극을포함하는패키지하우징을포함한다.
Abstract translation: 公开了一种多层电容器封装，包括：多层电容器; 连接电极分别连接到电容器电极，其中每组连接电极中的连接电极彼此垂直重叠，并且第一和第二组连接电极彼此水平间隔开; 封装壳体，其构造成在其中容纳所述多层电容器; 以及容纳在所述壳体中以分别耦合到所述第一和第二组连接电极的第一和第二内部电极，其中所述第一和第二内部电极彼此水平间隔开。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.019 seconds)
