-
公开(公告)号:KR1020100119780A
公开(公告)日:2010-11-10
申请号:KR1020107019406
申请日:2009-01-23
Applicant: 소이텍
IPC: H01L21/20
CPC classification number: H01L21/187 , H01L21/67092 , H01L21/76251 , Y10T156/10
Abstract: 본 발명은 2개의 기판, 특히 2개의 반도체 기판을 프로세스의 신뢰성을 개선할 수 있도록 본딩하는 방법에 관한 것이며, 개스 플로우를 기판의 본딩 면에 제공하는 단계를 제공한다. 본 발명은 상응하는 본딩 장치와도 관련된다.
-
公开(公告)号:KR1020100113117A
公开(公告)日:2010-10-20
申请号:KR1020107017903
申请日:2008-03-13
Applicant: 소이텍
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/78603 , H01L29/32 , H01L29/7841 , H01L31/0248 , H01L27/10844
Abstract: Embodiments of the invention relate to substrates comprising a base wafer, an insulating layer and a top semiconductor layer, wherein the insulating layer comprises at least a zone wherein a density of charges is in absolute value higher than 1010 charges/cm2. The invention also relates to processes for making such substrates.
-
公开(公告)号:KR101196791B1
公开(公告)日:2012-11-05
申请号:KR1020107017903
申请日:2008-03-13
Applicant: 소이텍
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/78603 , H01L29/32 , H01L29/7841 , H01L31/0248
Abstract: Embodiments of the invention relate to substrates comprising a base wafer, an insulating layer and a top semiconductor layer, wherein the insulating layer comprises at least a zone wherein a density of charges is in absolute value higher than 1010 charges/cm2. The invention also relates to processes for making such substrates.
-
公开(公告)号:KR1020110003522A
公开(公告)日:2011-01-12
申请号:KR1020107024928
申请日:2009-06-12
Applicant: 소이텍
CPC classification number: H01L21/76254 , H01L21/2007 , H01L21/76256
Abstract: 본 발명은 지지 기판 (1) 상에 게르마늄 층 (3)을 포함하는 구조를 제조하기 위한 프로세스로서, (a) 상기 지지 기판 (1), 실리콘 옥사이드층 (silicon oxide)(20) 및 상기 게르마늄 층 (3)을 포함하는 중간 구조 (10를 형성하는 단계로서, 상기 실리콘 옥사이드층 (20)은 상기 게르마늄 층 (3)과 직접 접촉하는 단계, 및 (b) 상기 중간 구조 (10)에 중성 분위기 또는 감소 분위기 (a neutral or reducing atmosphere)에서, 정의된 온도에서 정의된 시간 동안 열 처리를 하여, 상기 실리콘 옥사이드층 (20)으로부터 상기 게르마늄 층 (3)을 통해 적어도 일부의 산소를 확산시키는 단계를 포함하는 것을 특징으로 하는 프로세스와 관련된다.
-
-
-