公开(公告)号：KR102259876B1

公开(公告)日：2021-06-02

申请号：KR1020157035801

申请日：2014-06-11

Applicant: 소이텍

Inventor： 랑드뤼디디에 ,  코농슈크올레그 ,  구델크리스토프 ,  다비드카롤 ,  무젤세바스티엥 ,  슈네이데자비에

IPC: H01L21/762 ,  H01L21/02 ,  H01L21/225 ,  H01L21/67 ,  H01L21/673 ,  H01L21/687

公开(公告)号：KR101526245B1

公开(公告)日：2015-06-08

申请号：KR1020120065367

申请日：2012-06-19

Applicant: 소이텍

Inventor： 레테트르파브리스 ,  랑드뤼디디에

IPC: H01L21/20

CPC classification number: H01L21/76254

Abstract: 본발명은반도체구조를제조하기위한방법에있어서, 시드기판(1) 및상기시드기판(1)을덮는약화된희생층(2)을포함하는핸들기판(1, 2)을제공하는단계(E1); 상기핸들기판(1, 2)을캐리어기판(3)과연결하는단계(E2); 상기캐리어기판(3)을선택적으로처리하는단계(E3); 상기반도체구조를형성하기위해상기희생층(2)에서상기핸들기판을분리하는단계(E4); 및상기시드기판(1) 위에존재하는상기희생층(2)의임의의잔여물을제거하는단계(E5)를포함하는것을특징으로하는반도체구조제조방법에관한것이다.

公开(公告)号：KR101373084B1

公开(公告)日：2014-03-11

申请号：KR1020117015424

申请日：2009-12-30

Applicant: 소이텍

Inventor： 랑드뤼디디에 ,  그리티파브리스 ,  구트에릭 ,  코논추크올레그 ,  베티주크리스텔

IPC: H01L27/12 ,  H01L21/20

CPC classification number: H01L21/3247 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/31662 ,  H01L21/7624

Abstract: 본 발명은, 캐리어 기판(1), 산화물층(2) 및 반도체 재료의 얇은 층(3)을 연속해서 포함하는 반도체 온 절연체 형태의 구조를 처리하기 위한 공정에 관한 것으로서, 상기 구조는 상기 산화물층(2)이 노출되는 주변 링부분(peripheral ring)을 가지며, 상기 공정은 중성 또는 제어된 환원 분위기에서의 주 열처리의 적용을 포함한다. 본 발명은 상기 주 열처리 이전에, 적어도 상기 산화물층(2)의 노출된 주변 부분을 덮는 단계를 포함하고, 이러한 열처리는 상기 산화물층(2)의 산소의 적어도 일부가 상기 얇은 반도체층(3)을 통해 확산하도록 제어된 시간 및 온도 조건들 하에서 실행되어, 상기 산화물층(2)의 두께의 감소를 제어한다.

Abstract translation: 本发明涉及一种处理载体衬底，氧化物层和半导体材料薄层的绝缘体上半导体结构的结构的方法，其中具有暴露氧化物层的外围环的结构和 该方法包括在中性或受控还原气氛中应用主要热处理。 该方法包括在主要热处理之前至少覆盖氧化物层的暴露的周边部分的步骤，该后处理在受控的时间和温度条件下进行，以便促使氧化物层中的至少一部分氧 通过薄的半导体层扩散，导致氧化物层的厚度受到控制的减小。

公开(公告)号：KR1020140005900A

公开(公告)日：2014-01-15

申请号：KR1020137015796

申请日：2011-11-16

Applicant: 소이텍

Inventor： 랑드뤼디디에 ,  카펠로루차나 ,  데보네에릭 ,  피게크리스토프 ,  코넌척올레그

IPC: H01L21/20 ,  H01L21/762

CPC classification number: H05K1/18 ,  H01L21/76251 ,  H01L21/76254

Abstract: 본 발명은, 지지 기판 상의 전자 컴포넌트들을 지지하는 반도체층을 포함하는, 무선 주파수 또는 전력 응용들을 위한 전자 장치에 관한 것으로서, 지지 기판(1)은 적어도 30 W/m K의 열전도율을 가지는 베이스층(12) 및 적어도 5 ㎛의 두께를 가지는 표면층(13, 4)을 포함하고, 상기 표면층(13, 14)은 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가진다. 본 발명은 또한 이와 같은 장치를 제조하는 2개의 프로세스들에 관한 것이다.

公开(公告)号：KR101300811B1

公开(公告)日：2013-08-26

申请号：KR1020110104312

申请日：2011-10-12

Applicant: 소이텍

Inventor： 랑드뤼디디에

IPC: H01L23/12 ,  H01L21/48

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L24/80 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0332 ,  H01L2224/034 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03616 ,  H01L2224/05006 ,  H01L2224/05082 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05187 ,  H01L2224/05546 ,  H01L2224/05547 ,  H01L2224/05576 ,  H01L2224/05578 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05681 ,  H01L2224/05687 ,  H01L2224/08121 ,  H01L2224/80203 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2225/06513 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/00014 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/04941 ,  H01L2924/00

Abstract: 본 발명은 반도체 기판(1000) 내 연결 구조물(2220) 및 그에 따라 구현된 반도체 기판에 관한 것이다. 반도체 기판(1000)은 제1 표면을 가지고, 제1 표면을 따라 제2 기판(1700)과의 3D 집적화가 예견되며, 3D 집적화는 적어도 하나의 차원에서 오정렬 값(M)을 가지는 측방 오정렬이 발생하고, 방법은, 도전층으로부터 나온 요소들의 반도체 기판의 나머지 부분으로의 확산을 방지하기 위해, 확산 방지 구조물(2211)을 성장시키는 단계를 포함하고, 확산 방지 구조물(2211)의 제1 단부 표면은 제1 표면과 수직인 방향에 대하여 제1 표면과 실질적으로 평행한 확산 방지 구조물(2211)의 최외부 표면이고, 기판으로부터 제1 표면을 향하여 연장되며, 측방 오정렬의 방향을 따라 길이를 가질 수 있고, 길이는 오정렬 값에 의해 결정되며, 확산 방지 구조물(2211)의 길이가 선택됨으로써 3D 집적화된 구조물의 집적화된 상태에서 제2 기판(1700)의 도전층으로부터 나온 요소들의 확산이 방지된다.

公开(公告)号：KR1020110055743A

公开(公告)日：2011-05-25

申请号：KR1020117008888

申请日：2009-10-09

Applicant: 소이텍

Inventor： 코논추크올레그 ,  구트에릭 ,  그리티파브리스 ,  랑드뤼디디에 ,  베티주크리스텔

IPC: H01L27/12

CPC classification number: H01L21/76251

Abstract: 본 발명은 특히, 캐리어 기판(1), 산화물층(3) 및 반도체 재료의 얇은 층(2)을 연속해서 포함하는, 반도체-온-절연체형의 구조를 제조 및 처리하는 방법으로서, 이에 따르면, 1) 상기 층의 표면 위에 노출된 영역들(20)을 규정하도록, 마스크(4)에 의해 덮이지 않은 상기 얇은 층(2) 위에 마스크(4)가 형성되고, 2) 상기 산화물층(3)의 산소의 적어도 일부가 상기 얇은 층(2)을 통해 강제로 확산되게 하여 상기 원하는 패턴에 대응하는 상기 산화물 층(3)의 상기 영역들(30)에서 상기 산화물의 제어된 제거로 이어지도록 열 처리가 가해지는, 반도체-온-절연체형의 구조를 제조 및 처리하는 방법에 있어서, 상기 캐리어 기판(1) 및 얇은 층(2)이 서로에 대해 상대적으로 배열되어 이들의 결정 격자들이, 이들 경계면(I)에 평행한 평면(P)에서, 1°이하의 "비틀림 각(twist angle)"� �로 불리는 각도를 형성하고 이들 경계면(I)에 수직인 평면에서 1°이하의 "경사각(tilt angle)"으로 불리는 각도를 함께 형성하고, 얇은 층(2)은 그 두께가 1100 Å 이하인 것이 사용된다.

公开(公告)号：KR1020110055508A

公开(公告)日：2011-05-25

申请号：KR1020117000073

申请日：2009-07-03

Applicant: 소이텍

Inventor： 부르델르콘스탄틴 ,  랑드뤼디디에 ,  랑드리카린느

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/20

CPC classification number: H01L21/76254

Abstract: 본 발명은 특히 전자 공학, 광학, 또는 광전자공학 분야에서의 응용을 위하여 지지 기판(3) 위에 반도체 물질의 박막(1)을 포함하는 구조의 제조를 위한 방법에 관련된 것으로서, 본 발명에 의하면: a) 상기 박막(1)이 분자 접착에 의해 상기 지지 기판(3) 위에 접착 접합되고; b) 상기 a)에 의하여 얻어진 상기 구조가 접착 접합 계면(2)의 안정화를 위하여 열처리되고, b) 단계 이전에 상기 계면(2)에서의 이온 주입에 의하여 원자들이 상기 박막(1)으로부터 상기 지지 기판(3)으로 및/또는 상기 지지 기판(3)으로부터 상기 박막(1)으로 전달되는 것을 특징으로 한다.

公开(公告)号：KR101876912B1

公开(公告)日：2018-07-11

申请号：KR1020137015796

申请日：2011-11-16

Applicant: 소이텍

Inventor： 랑드뤼디디에 ,  카펠로루차나 ,  데보네에릭 ,  피게크리스토프 ,  코넌척올레그

IPC: H01L21/20 ,  H01L21/762

CPC classification number: H05K1/18 ,  H01L21/76251 ,  H01L21/76254

Abstract: 본발명은, 지지기판상의전자컴포넌트들을지지하는반도체층을포함하는, 무선주파수또는전력응용들을위한전자장치에관한것으로서, 지지기판(1)은적어도 30 W/m K의열전도율을가지는베이스층(12) 및적어도 5 ㎛의두께를가지는표면층(13, 4)을포함하고, 상기표면층(13, 14)은적어도 3000 Ohm.cm의전기저항율및 적어도 30 W/m K의열전도율을가진다. 본발명은또한이와같은장치를제조하는 2개의프로세스들에관한것이다.

公开(公告)号：KR1020170085443A

公开(公告)日：2017-07-24

申请号：KR1020170004254

申请日：2017-01-11

Applicant: 소이텍

Inventor： 랑드뤼디디에 ,  코논추크올레그 ,  데이비드캐롤

IPC: H01L21/762 ,  H01L21/768

CPC classification number: H01L21/31051 ,  H01L21/302 ,  H01L21/324 ,  H01L21/3247 ,  H01L21/7624 ,  H01L21/76254

Abstract: 본발명은열처리동안불활성또는환원가스흐름및 고온에실리콘-온-인슐레이터(silicon-on-insulator) 구조의표면의노출을포함하는, 실리콘-온-인슐레이터구조(11)를평활화(smoothing)하는프로세스에관한것이며, 이프로세스는, 제1 온도및, 제1 유량에의해정의되는제1 가스흐름하의제1 열처리단계및 제1 온도보다낮은제2 온도및, 제1 유량보다낮은제2 유량에의해정의된제2 가스흐름하의제2 열처리단계를포함한다는것에주목할만하다.

Abstract translation: 在惰性或还原性气体流的本发明的硅和热处理工艺的平滑（平滑）的绝缘体结构（11） - 酮在高温 - ，硅包括暴露于所述绝缘体的表面（硅在绝缘体上）结构 - 酮 涉及该方法中，所述第一温度，并且，所述由第一热处理工序下的第一气流和低的第二流量低于第一第二温度和，比在第一流速，其通过所述第一流量限定的温度 并且在确定的第二气流下进行第二热处理步骤。

公开(公告)号：KR101446977B1

公开(公告)日：2014-10-07

申请号：KR1020117031016

申请日：2009-10-29

Applicant: 소이텍

Inventor： 랑드뤼디디에 ,  라뒤로뉘 ,  뱅상세바스티앙

IPC: H01L21/762 ,  H01L27/12

CPC classification number: H01L21/187 ,  H01L21/76251

Abstract: 본 발명은 UTBOX 타입의 구조물들을 제조하기 위한 방법에 관한 것으로서, 상기 방법은, a) "도너" 기판으로 알려진 기판(1)을 "리시버" 기판으로 알려진 기판(2)과 조립하는 단계로서, 상기 두 기판들 중 적어도 하나는 50 ㎚ 미만의 두께를 갖는 절연층(3)을 포함하는 단계; b) 상기 조립하는 단계 동안 및/또는 상기 조립하는 단계 후에, 상기 두 기판들 사이의 조립을 보강하기 위해 400℃ 미만의 온도에서 상기 조립을 보강하기 위한 제1 열 처리하는 단계; 및 c) 900℃ 초과의 온도에서 제2 열처리하는 단계로서, 400℃ 내지 900℃ 사이의 노출 시간은 1분 또는 30초 미만인 단계를 포함한다.