-
公开(公告)号：KR102235611B1
公开(公告)日：2021-04-02
申请号：KR1020140072349A
申请日：2014-06-13
Applicant: 삼성전자주식회사
IPC: H01L21/027 , G03F7/20
Abstract: 패턴 형성 방법 및 집적회로 소자의 제조 방법을 제공한다. 패턴 형성 방법에서, 피식각막의 제1 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 제1 개구를 한정하는 포토레지스트 패턴의 측벽에 캡핑층을 형성한다. 캡핑층으로부터의 산을 포토레지스트 패턴의 내부로 확산시켜 제1 개구 주위에 불용성 영역을 형성한다. 포토레지스트 패턴 중 불용성 영역을 사이에 두고 제1 개구와 이격된 가용성 영역을 제거하여 피식각막의 제2 영역을 노출시키는 제2 개구를 형성한다. 불용성 영역을 식각 마스크로 이용하여 피식각막을 식각한다.
-
公开(公告)号：KR20210024362A
公开(公告)日：2021-03-05
申请号：KR1020190103344A
申请日：2019-08-22
Applicant: 삼성전자주식회사
IPC: H01L23/367 , H01L23/31 , H01L23/485 , H01L25/065
CPC classification number: H01L25/0652 , H01L23/4334 , H01L23/31 , H01L23/3128 , H01L23/3135 , H01L23/3171 , H01L23/3185 , H01L23/367 , H01L23/485 , H01L25/0657 , H01L25/50 , H01L21/563 , H01L2225/0651 , H01L2225/06517 , H01L2225/06589 , H01L23/49816 , H01L23/5386
Abstract: 본 발명의 일 실시예는, 패키지 기판, 상기 패키지 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 상에 배치되는 적어도 하나의 제2 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 및 상기 제2 반도체 칩의 상면의 적어도 일부 영역 상에 위치하며, 상면에 적어도 하나의 트렌치(Trench)를 갖는 방열 부재 및 상기 제1 반도체 칩, 상기 제2 반도체 칩, 상기 패키지 기판의 상면 및 상기 방열 부재의 측면들을 덮고, 상기 방열 부재의 상면을 노출시키며 상기 적어도 하나의 트렌치를 채우는 몰딩 부재를 포함하는 반도체 패키지를 제공한다.
-
公开(公告)号：KR20210028307A
公开(公告)日：2021-03-12
申请号：KR1020190108759A
申请日：2019-09-03
Applicant: 삼성전자주식회사
IPC: G11C16/14 , G11C5/06 , G11C16/04 , H01L27/11582
CPC classification number: G11C16/14 , G11C16/0483 , G11C11/5635 , G11C16/045 , G11C16/08 , G11C16/12 , G11C16/16 , G11C16/24 , G11C16/30 , G11C16/32 , G11C5/063 , H01L27/11582
Abstract: 본 발명의 일 실시 예에 따른 반도체 장치는 기판에 매립되고, 제1 도전형의 불순물이 도프된 도전 물질을 포함하는 소스층과, 상기 기판 상에 배치되며, 각각이 수직 절연층과 수직 채널층을 가지고, 상기 기판의 상면에 수직한 제1 방향으로 연장되는 복수의 채널 구조체들과, 상기 소스층 상에 배치되며, 상기 복수의 채널 구조체들 각각의 측벽 상에 상기 제1 방향을 따라 이격되어 배치되는 복수의 게이트 전극들과, 상기 복수의 게이트 전극들을 관통하며, 상기 제1 방향으로 연장되고, 상기 소스층과 전기적으로 연결되는 공통 소스 라인을 포함하고, 상기 복수의 게이트 전극들 중에서 적어도 하나는 게이트 유도 드레인 누설(GIDL) 라인을 제공하고, 이레이즈 동작 동안 상기 공통 소스 라인으로 인가되는 이레이즈 전압은 목표 전압에 도달하고, 상기 이레이즈 전압이 상기 목표 전압에 도달한 후, 상기 이레이즈 전압이 상기 목표 전압보다 높은 전압을 갖도록 단위 스텝 전압이 추가로 인가되며, 상기 단위 스텝 전압이 추가로 인가된 후, 상기 이레이즈 전압은 다시 상기 목표 전압으로 스텝 다운된다.
-
公开(公告)号：KR20210027567A
公开(公告)日：2021-03-11
申请号：KR1020190105755A
申请日：2019-08-28
Applicant: 삼성전자주식회사
IPC: H01L23/367 , H01L23/00 , H01L23/16 , H01L23/29 , H01L23/31 , H01L23/485
CPC classification number: H01L23/367 , H01L25/0652 , H01L23/4334 , H01L23/16 , H01L23/293 , H01L23/31 , H01L23/485 , H01L23/562 , H01L24/46 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06562 , H01L2225/06586 , H01L2225/06589 , H01L23/3128 , H01L23/49816
Abstract: 본 발명의 일 실시예는, 패키지 기판, 상기 패키지 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 상에 배치되는 적어도 하나의 제2 반도체 칩, 상기 제1 반도체 칩 및 제2 반도체 칩의 표면들에 배치되는 절연막, 상기 절연막 상에 배치되며, 적어도 상기 제2 반도체 칩이 배치되지 않는 상기 제1 반도체 칩의 상면의 다른 일부 영역 및 상기 제2 반도체 칩의 상면의 일부 영역 상에 위치하는 방열 부재, 상기 패키지 기판 상에 배치되며, 상기 방열 부재의 상면의 적어도 일부가 노출되도록 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 방열 부재를 봉합하는 몰딩 부재 및 상기 방열 부재 및 상기 몰딩 부재 상에 배치되는 보강 부재를 포함하는 반도체 패키지를 제공한다.
-
公开(公告)号：KR102233074B1
公开(公告)日：2021-03-30
申请号：KR1020140135611A
申请日：2014-10-08
Applicant: 삼성전자주식회사
CPC classification number: G11C16/28 , G11C16/3495 , G11C16/26 , G11C16/32
Abstract: 본 발명에 따른 저장 장치는, 복수의 메모리 블록들을 갖는 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하고, 상기 메모리 제어기는 읽기 요청시 리드 카운트 및 환경 정보를 근거로 하거나 상기 리드 카운트 및 비선택 워드라인의 상태 정보를 근거로 하여 상기 읽기 요청된 메모리 블록에 대한 신뢰성 검증 동작을 수행한다.
-
Patent Agency Ranking
公开(公告)号：KR20210029870A
公开(公告)日：2021-03-17
申请号：KR1020190110620A
申请日：2019-09-06
Applicant: 삼성전자주식회사
IPC: H01L45/00
CPC classification number: H01L45/08 , H01L21/02178 , H01L21/02181 , H01L21/02194 , H01L21/32055 , H01L21/76838 , H01L21/76897 , H01L27/2454 , H01L29/36 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/1616
Abstract: 정보 저장 구조물을 포함하는 반도체 소자를 제공한다. 이 반도체 소자는 기판 상의 적층 구조물, 상기 적층 구조물은 제1 방향을 따라 교대로 적층된 게이트 전극들 및 절연 층들을 포함하고; 상기 제1 방향으로 상기 적층 구조물을 관통하는 수직 개구부, 상기 수직 개구부는 채널 구조물을 포함하고; 및 상기 기판 상의 불순물 영역을 포함한다. 상기 채널 구조물은 상기 수직 개구부의 내벽 상의 반도체 층, 및 상기 반도체 층 상에서 공공(vacancy)을 포함하는 가변 저항 물질 층을 포함하고, 상기 가변 저항 물질 층의 상기 공공의 농도는 상기 반도체 층에 가까운 상기 가변 저항 물질 층 내의 공공의 농도 보다 상기 채널 구조물의 중심에 가까운 상기 가변 저항 물질 층 내의 공공의 농도가 높도록 상기 가변 저항 물질 층의 폭을 따라 변화하고, 상기 반도체 층은 상기 채널 구조물의 하부에서 상기 불순물 영역과 접촉한다.
-
公开(公告)号：KR102227410B1
公开(公告)日：2021-03-12
申请号：KR1020140116255A
申请日：2014-09-02
Applicant: 삼성전자주식회사
CPC classification number: H05B6/6473 , F24C15/32 , A21B1/26 , F24C15/16 , F24C15/325
Abstract: 본 발명은 조리 기기에 관한 것으로, 상세하게는 조리실 내부로 고온의 공기가 토출되는 토출홀의 형상 및 패턴을 개선하여 조리 성능을 향상시킬 수 있도록 개선된 구조를 가지는 조리 기기에 관한 것이다.
본 발명의 일 실시예에 따른 조리 기기는, 케이싱, 상기 케이싱 내부에 마련되고, 복수개의 토출홀이 형성된 토출 플레이트를 포함하는 조리실, 상기 조리실 바닥면에서 음식물을 지지하도록 마련되는 트레이 및 상기 토출홀을 통해 상기 조리실 내부로 고온의 공기를 토출시키도록 구성되는 열풍 토출 유닛을 포함하고, 상기 복수개의 토출홀은 상기 트레이와 마주하는 제1 영역에 형성된다.-
公开(公告)号：KR102225965B1
公开(公告)日：2021-03-10
申请号：KR1020140116253A
申请日：2014-09-02
Applicant: 삼성전자주식회사
CPC classification number: H05B6/6473 , F24C15/322 , F24C15/325 , H05B6/6447 , H05B6/80 , F24C15/00 , H05B6/00
Abstract: 본 발명은 조리 기기에 관한 것으로, 상세하게는 조리실 내부의 음식물에 고온의 공기가 접촉되는 속도를 조절하여 조리 성능을 향상시킬 수 있도록 개선된 구조를 가지는 조리 기기에 관한 것이다.
본 발명의 일 실시예에 따른 조리 기기는, 케이싱, 상기 케이싱 내부에 형성된 조리실, 상기 조리실의 외측에서 상기 조리실의 제1 플레이트로부터 상기 조리실의 상면을 형성하는 제2 플레이트까지 연장되는 덕트 부재, 상기 덕트 부재 내부에 설치된 히터 및 상기 덕트 부재 내부에 설치되고, 상기 덕트 부재 내부의 공기를 송풍시키는 송풍팬을 포함하고, 상기 조리실은 상기 제2 플레이트에 형성된 제1 토출부를 통하여 상기 조리실 내부로 토출되는 고온의 공기를 이용하여 음식물이 조리되도록 구성된다.-
公开(公告)号：WO2016035966A1
公开(公告)日：2016-03-10
申请号：PCT/KR2015/004315
申请日：2015-04-29
Applicant: 삼성전자주식회사
CPC classification number: H05B6/6473 , F24C15/00 , F24C15/322 , F24C15/325 , H05B6/00 , H05B6/6447 , H05B6/80
Abstract: 본 발명의 일 실시예에 따른 조리 기기는, 케이싱, 케이싱 내부에 형성된 조리실, 조리실의 외측에서 조리실의 제1 플레이트로부터 조리실의 상면을 형성하는 제2 플레이트까지 연장되는 덕트 부재, 덕트 부재 내부에 설치된 히터 및 덕트 부재 내부에 설치되고, 덕트 부재 내부의 공기를 송풍시키는 송풍팬을 포함하고, 조리실은 제2 플레이트에 형성된 제1 토출부를 통하여 조리실 내부로 토출되는 고온의 공기를 이용하여 음식물이 조리되도록 구성된다.
Abstract translation: 根据本发明的一个实施例的烹饪装置包括：壳体; 在壳体内形成的烹饪室; 管道构件，其从烹饪室的第一板延伸到第二板，用于在烹饪室的外侧上形成烹饪室的上侧; 设置在所述管道构件内的加热器; 以及设置在所述管道构件内部并且吹送所述管道构件内部的空气的通风扇，其中所述烹饪室被构造成使得通过使用通过形成在所述烹饪室中的第一排出部分排出到所述烹饪室中的高温空气来烹饪食物 第二盘。
-
公开(公告)号：WO2023033538A1
公开(公告)日：2023-03-09
申请号：PCT/KR2022/013026
申请日：2022-08-31
Applicant: 삼성전자주식회사
IPC: H04N21/466 , H04N21/45 , G06N3/08 , G06N20/00 , G06N5/02
Abstract: 전자 장치 및 전자 장치의 제어 방법이 개시된다. 특히, 본 개시에 따른 전자 장치는 신경망 모델을 저장하는 메모리 및 복수의 컨텐츠에 대한 사용자의 액세스 이력을 복수의 세션 별로 나타내는 복수의 개별 그래프를 획득하고, 복수의 개별 그래프에 포함된 노드들의 연결 관계 및 노드들의 연결이 반복 되는 횟수에 기초하여 복수의 개별 그래프가 통합된 통합 그래프를 생성하며, 통합 그래프에 기초하여 복수의 개별 그래프 각각을 증강함으로써, 복수의 증강 그래프를 획득하고, 복수의 증강 그래프에 기초하여 추천 컨텐츠를 제공하기 위한 신경망 모델을 학습시키는 프로세서를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
322
records
(took 0.026 seconds)
