公开(公告)号：KR20210033814A

公开(公告)日：2021-03-29

申请号：KR1020190115587A

申请日：2019-09-19

Applicant: 한국과학기술연구원

Inventor： 김인수 ,  김춘근 ,  이관일 ,  강구민 ,  강준현 ,  강진구 ,  이원석

IPC: C23C16/455 ,  C23C14/08 ,  C23C14/52 ,  C23C16/40 ,  G01N30/74

CPC classification number: C23C16/45544 ,  C23C14/08 ,  C23C14/52 ,  C23C16/40 ,  G01N2030/743

Abstract: 본 개시는, 박막을 형성하기 위한 내부 공간을 제공하는 반응 챔버를 포함하며, 반응 챔버와 연결되도록 개구부가 박막 증착장치에 형성되고, 개구부는 광이 투과가능한 윈도우(window)에 의해 폐쇄되는, 박막 증착장치를 개시한다.

公开(公告)号：KR102227526B1

公开(公告)日：2021-03-12

申请号：KR1020190115580A

申请日：2019-09-19

Applicant: 한국과학기술연구원

Inventor： 김인수 ,  김영환 ,  이관일 ,  김춘근 ,  남병현 ,  김혜준

IPC: H01L51/00

CPC classification number: H01L51/0003 ,  H01L51/001 ,  H01L51/0001 ,  H01L51/0008 ,  H01L51/0077 ,  H01L51/4253 ,  H01L51/4293 ,  H01L2251/5346 ,  Y10S977/812

Abstract: 본 개시는, 기판을 제공하는 단계, 기판 상에 제1 페로브스카이트 층을 형성하는 단계, 기판을 기체 상태의 금속 할라이드, 금속 산화물, 금속 황화물 중 어느 하나 또는 이들의 조합에 노출함으로써, 제1 페로브스카이트 층 상에 금속 층을 형성하는 단계, 및 금속 층 상에 할로겐 화합물을 공급하여, 금속 층에 포함된 금속 할라이드, 금속 산화물, 금속 황화물 중 어느 하나 또는 이들의 조합과 공급된 할로겐 화합물 간의 반응에 의해, 제2 페로브스카이트 층을 형성하는 단계를 포함하는, 복층 구조의 페로브스카이트를 제조하는 방법을 개시한다.

公开(公告)号：WO2019208916A1

公开(公告)日：2019-10-31

申请号：PCT/KR2019/001411

申请日：2019-02-01

Applicant: 한국과학기술연구원

Inventor： 강구민 ,  한일기 ,  권석준 ,  김영환 ,  고형덕 ,  김춘근

IPC: H01L21/3105 ,  H01L21/304 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/67

Abstract: 본 발명의 일 실시예에 따른 특정 파장의 광원을 이용하여 대상물의 표면을 평탄화하는 방법은, 메인 챔버 내부에 평탄화하고자 하는 대상물을 제공하는 단계; 상기 메인 챔버 내부에 식각용 가스를 주입하는 단계; 상기 특정 파장의 광원을 상기 대상물의 표면에 입사하는 단계; 및 상기 대상물의 온도를 제어하는 단계를 포함한다. 상기 방법에 의하면 종래의 CMP 공정에 의한 평탄화에서 발생하는 시료의 스크래치 또는 오염 등의 부작용을 최소화할 수 있고 공정 난이도가 낮아 평탄화 공정에 소요되는 비용 및 시간을 줄일 수 있다. 또한, 본 발명의 실시예에 따르면 나노미터(nm) 단위의 정교한 평탄화가 가능하며, 대면적의 표면뿐만 아니라 소자 측면의 평탄화도 동시에 수행 가능하므로, 평탄화 공정에 소요되는 비용 및 시간을 줄일 수 있다. 또한, 표면 거칠기를 개선하고 전기 전도도를 향상시킴으로써 LED 소자의 효율 증대 및 고출력화가 가능하다.

公开(公告)号：KR1020140083190A

公开(公告)日：2014-07-04

申请号：KR1020120152563

申请日：2012-12-24

Applicant: 한국과학기술연구원

Inventor： 신성범 ,  김성일 ,  김영환 ,  김춘근 ,  김정윤 ,  김용태

IPC: H01L51/50 ,  C01B31/02 ,  H05B33/10

CPC classification number: H01L51/5092 ,  C01B32/23 ,  C01B2204/28 ,  H05B33/10

Abstract: The present invention relates to an organic electroluminescent light emitting device using graphene oxide and a method of fabricating the same. Disclosed is the organic electroluminescent light emitting device and a method of fabricating the same, whereby at least one of a hole injection layer and an electron injection layer includes graphene oxide in the organic electroluminescent light emitting device having a positive electrode, the hole injection layer, a light emitting layer, the electron injection layer, and a negative electrode laminated on a substrate.

Abstract translation: 本发明涉及使用氧化石墨烯的有机电致发光器件及其制造方法。 公开了有机电致发光器件及其制造方法，其中在具有正极的有机电致发光器件中，空穴注入层和电子注入层中的至少一个包括氧化石墨，空穴注入层， 发光层，电子注入层和负极层叠在基板上。

公开(公告)号：KR100524115B1

公开(公告)日：2005-10-26

申请号：KR1020030030267

申请日：2003-05-13

Applicant: 한국과학기술연구원

Inventor： 김용태 ,  김성일 ,  김영환 ,  김춘근

IPC: H01L27/105

Abstract: 본 발명은 산소 플라즈마 급속 열처리를 이용한 강유전체 게이트 제조방법에 관한 것으로, 강유전체 내의 산소결핍을 막고, 강유전체와 실리콘 기판사이에 원하지 않는 실리콘 산화막이 두껍게 성장하는 것을 방지 하는 방법을 제공함으로써 강유전체 게이트산화막을 사용한 트랜지스터의 전기적특성을 현저히 개선시키는 효과를 가져올 수 있다. 본 발명에 따른 산소 플라즈마 열처리에 의하여 강유전체박막 내의 산소 및 휘발성재료가 700 - 800℃의 고온에서 휘발하여 결핍되는 현상을 막을 뿐만 아니라, 플라즈마 상태로 반응성이 높은 활성화된 산소를 오히려 강유전체 박막 내에 주입 할 수 있으므로 원활한 산소의 공급이 이루어져 600 - 700℃ 정도의 보다 낮은 온도에서 강유전체를 특성을 발현할 수 있는 우수한 화학 양론적 조성과 c축방향으로 배향된 결정성을 얻을 수 있다.

公开(公告)号：KR100478229B1

公开(公告)日：2005-03-23

申请号：KR1020030034908

申请日：2003-05-30

Applicant: 한국과학기술연구원

Inventor： 김용태 ,  김성일 ,  김춘근 ,  심선일

IPC: H01L21/768

Abstract: 본 발명은 강유전체 메모리 셀의 연결방법 및 그 연결방법에 의한 강유전체 메모리에 관한 것으로서, 특히 서로 간섭없이 원하는 메모리 셀에서만 읽기 및 쓰기 동작이 수행될 수 있도록 한 강유전체 메모리 셀의 연결방법 및 그 연결방법에 의한 강유전체 메모리에 관한 것이다. 이를 위해, 본 발명은 금속-강유전체-금속-절연체-실리콘 구조의 전계효과 트랜지스터의 상부전극 및 소스는 열로 연결하고, 하부전극 및 드레인은 행으로 연결하고, 상부전극이 연결된 열과, 하부전극 및 드레인이 연결된 행에, 쓰기 신호 및 읽기 신호를 공급하는 구동회로를 연결함으로써, 서로의 간섭없이 선택된 셀에서만 읽기 및 쓰기가 수행될 수 있도록 한다.

公开(公告)号：KR1020030045547A

公开(公告)日：2003-06-11

申请号：KR1020010076301

申请日：2001-12-04

Applicant: 한국과학기술연구원

Inventor： 김용태 ,  김성일 ,  김춘근

IPC: G11C11/22

CPC classification number: G11C11/2273 ,  G11C11/2275 ,  G11C11/2297

Abstract: PURPOSE: A write signal error protection circuit of a non destructive readout ferroelectric random access memory and a method for preventing the same are provided to effectively remove the write errors caused by a bitline charged by the write operation before the write operation by using the change of the address signal. CONSTITUTION: A write signal error protection circuit of a non destructive readout ferroelectric random access memory(NDRO-FRAM) includes a switch(30) for outputting a plurality of voltages by receiving an address signal, wherein each of the voltages has a different value each other, and a discharging nMOSFET(31) for discharging the electrical charges in the write bit line in response to the voltage.

Abstract translation: 目的：提供非破坏性读出铁电随机存取存储器的写入信号错误保护电路及其防止方法，以有效地消除写入操作之前由写入操作所充电的位线引起的写入错误， 地址信号。 构成：非破坏性读出铁电随机存取存储器（NDRO-FRAM）的写信号误差保护电路包括用于通过接收地址信号输出多个电压的开关（30），其中每个电压具有不同的值 另一个以及用于响应于该电压而在写入位线中放电电荷的放电nMOSFET（31）。

公开(公告)号：KR1020020011230A

公开(公告)日：2002-02-08

申请号：KR1020000044606

申请日：2000-08-01

Applicant: 한국과학기술연구원

Inventor： 김용태 ,  김춘근 ,  김성일 ,  심선일

IPC: G11C16/00

CPC classification number: G11C11/22

Abstract: PURPOSE: A drive circuit of an NDRO-FRAM(nondestructive readout ferroelectric RAM) is provided to be capable of enabling read and write operations on a NDRO-FRAM. CONSTITUTION: A plurality of NDRO-FRAM cells(2aa-2an..2ma,2mn) comprise a drain, a bulk, a source and a gate and are arranged in rows and columns. Read word lines(30aa-30ma) are connected to drains of the NDRO-FRAM cells. Write word lines(30ab-30mb) are connected to bulks of the NDRO-FRAM cells. Read bit lines(31a-31n) are connected to the sources of the NDRO-FRAM cells. Write bit lines are connected to the gates of the NDRO-FRAM cells. Word line decoders(30a-30m) are connected to the read bit lines(31a-31n) or the write bit lines to generate read or write word signals. Data level transmission circuits(32a-32n) are connected to the read bit lines(31a-31n) to transmit the data levels of the NDRO-FRAM cells. A sense amp(33) is connected to the data level transmission circuits(32a-32n) to sense the data levels of the NDRO-FRAM cells. A write driver(34) is connected to the write bit lines to write bit signals.

Abstract translation: 目的：提供NDRO-FRAM（非破坏性读出铁电RAM）的驱动电路，以便能够对NDRO-FRAM进行读写操作。 构成：多个NDRO-FRAM单元（2aa-2an ... 2ma，2mn）包括漏极，体积，源极和栅极，并且以行和列排列。 读取字线（30aa-30ma）连接到NDRO-FRAM单元的下水道。 写字线（30ab-30mb）连接到NDRO-FRAM单元的批量。 读取位线（31a-31n）连接到NDRO-FRAM单元的源。 写位线连接到NDRO-FRAM单元的门。 字线解码器（30a-30m）连接到读位线（31a-31n）或写位线，以产生读或写字信号。 数据电平传输电路（32a-32n）连接到读位线（31a-31n）以传送NDRO-FRAM单元的数据电平。 感测放大器（33）连接到数据电平传输电路（32a-32n）以感测NDRO-FRAM单元的数据电平。 写入驱动器（34）连接到写入位线以写入位信号。

公开(公告)号：KR1020170054760A

公开(公告)日：2017-05-18

申请号：KR1020150157330

申请日：2015-11-10

Applicant: 한국과학기술연구원

Inventor： 김정윤 ,  김성일 ,  김영환 ,  김용태 ,  김춘근

IPC: H01L29/16 ,  H01L29/786 ,  C01B31/04 ,  H01L51/50 ,  H01L51/56 ,  B05D1/18

Abstract: 그래핀산화물박막의제조방법은, 그래핀산화물분산액을준비하는단계; 전원의양극(anode)에연결된 ITO 박막이증착된기판을상기그래핀산화물분산액에침지시키는단계; 상기전원의음극(cathode)에연결된흑연판을상기그래핀산화물분산액에침지시키는단계; 및상기전원에전압을인가하는시간에따라두께를변화시켜그래핀산화물박막을증착하는단계를포함한다. 이에따라, 전기적증착방법을통해 ITO 기판위에그래핀산화물박막을원하는두께로균일하게증착할 수있고, 전기적환원방법을통해미리설계한특성에맞게환원된그래핀산화물박막을얻을수 있으며이를유기전계발광소자의정공주입(수송)층으로적용하여소자의특성을향상시킬수 있다.

Abstract translation: 制备氧化石墨烯薄膜的方法包括以下步骤：制备氧化石墨烯分散体; 在石墨烯氧化物分散液中浸渍其上沉积有连接至电源阳极的ITO薄膜的基板; 将连接到电源阴极的石墨板浸入氧化石墨烯分散体中; 并且通过根据向电源施加电压的时间改变厚度来沉积氧化石墨烯薄膜。 Yiettara，它可以被均匀地沉积到通过电沉积法在ITO基片上的石墨烯氧化物薄膜的所需厚度，而得到的石墨烯氧化物薄膜减小，以匹配经由电还原方法的预先设计的特性，并且该有机电致发光器件 通过将其作为均匀的层（传输层）应用可以改善器件的特性。

公开(公告)号：KR101372286B1

公开(公告)日：2014-03-11

申请号：KR1020130039962

申请日：2013-04-11

Applicant: 한국과학기술연구원

Inventor： 김영환 ,  김성일 ,  김용태 ,  김춘근

IPC: H01B13/00 ,  H01B5/14 ,  C01B31/02

CPC classification number: H01B13/0036 ,  C01B32/182 ,  H01B5/14

Abstract: A method for manufacturing a graphene electronic element includes: a step of forming a graphene layer on a metal substrate; a step of forming a metal protection layer by depositing a first metal onto the graphene layer; a step of forming an imaging support layer on the metal protection layer; a step of removing the metal substrate from the graphene layer; a step of imaging a graphene imaging layer made up of the graphene layer, the metal protection layer, and the imaging support layer onto a target substrate; a step of exposing the metal protection layer by removing the imaging support layer; a step of forming an electrode by depositing a second metal onto the metal protection layer; and a step of forming a metal protection pattern only on the bottom of the electrode by removing only the exposed part of the metal protection layer. Therefore, the features of a graphene electronic element are enhanced as the surface of the graphene layer is protected. [Reference numerals] (AA) Start; (BB) End; (S11) Form a graphene layer on a metal substrate; (S13) Form a metal protection layer by depositing first metal onto the graphene layer; (S15) Form an imaging support layer on the metal protection layer; (S17) Remove the metal substrate from the graphene layer; (S31) Image a graphene imaging layer onto a target substrate; (S33) Expose the metal protection layer by removing the imaging support layer; (S35) Form an electrode by depositing second metal onto the metal protection layer; (S37) Form a metal protection pattern only on the bottom of the electrode by removing only the exposed part of the metal protection layer

Abstract translation: 石墨烯电子元件的制造方法包括：在金属基板上形成石墨烯层的工序; 通过在石墨烯层上沉积第一金属形成金属保护层的步骤; 在金属保护层上形成成像支撑层的步骤; 从所述石墨烯层除去所述金属基板的步骤; 将由石墨烯层，金属保护层和成像支撑层构成的石墨烯成像层成像到目标基板上的步骤; 通过移除成像支撑层来暴露金属保护层的步骤; 通过在所述金属保护层上沉积第二金属来形成电极的步骤; 以及通过仅去除金属保护层的暴露部分而仅在电极的底部形成金属保护图案的步骤。 因此，当石墨烯层的表面被保护时，石墨烯电子元件的特征得到增强。 （附图标记）（AA）开始; （BB）结束; （S11）在金属基板上形成石墨烯层; （S13）通过在石墨烯层上沉积第一金属形成金属保护层; （S15）在金属保护层上形成成像支撑层; （S17）从石墨烯层除去金属基板; （S31）将石墨烯成像层图像到靶基板上; （S33）通过去除摄像支撑层而露出金属保护层; （S35）通过在金属保护层上沉积第二金属形成电极; （S37）仅通过去除金属保护层的暴露部分，在电极的底部形成金属保护图案