Abstract:
본 발명의 일 실시예에 따른 신경망 학습 방법은, 복수의 정상 이미지와 상기 복수의 정상 이미지 각각에 대한 변형 이미지를 포함하는 데이터베이스에서 정상 이미지군과 변형 이미지군을 추출하는 단계와, 상기 정상 이미지군에서 적어도 1개의 정상 이미지를 추출하는 단계와, 상기 추출된 적어도 1개의 정상 이미지 각각에 대한 변형 이미지를 상기 변형 이미지군에서 추출하는 단계와, 상기 추출된 정상 이미지와 변형 이미지를 이용하여 신경망(neural network)을 학습시키는 단계를 포함할 수 있다.
Abstract:
하이브리드 시소 디코더는 입력 프레임을 디모듈레이션 하여 생성된 계통(systematic) LLR(log-likelyhood ratio) 및 패리티 LLR과 이전 이터레이션에서 산출된 이전 LLR에 기초한 입력 LLR을 백워드 방향으로 계산하여 백워드 메트릭을 생성하는 백워드 리커션 유닛; 상기 백워드 메트릭이 저장되는 보더 메트릭 메모리; 상기 입력 LLR을 포워드 방향으로 계산하여 포워드 메트릭을 생성하는 포워드 리커션 유닛; 상기 백워드 메트릭과 상기 포워드 메트릭에 기초하여 현재 이터레이션에서의 윈도우에 대한 출력 LLR을 생성하는 출력 LLR 계산기; 및 상기 입력 프레임이 분할된 복수의 슬라이딩 윈도우들 중 홀수번째 슬라이딩 윈도우에 대하여 활성화되어 상기 보더 메트릭 메모리에 저장된 값을 이용하여 더미 메트릭을 생성하여 상기 백워드 리커션 유닛의 초기값으로 제공하는 더미 리커션 유닛을 포함한다
Abstract:
PURPOSE: An embedded processor and a system including the same are provided to let a register file of a core unit include a Hamming encoder and a Hamming decoder, thereby improving error resilience. CONSTITUTION: A first memory shell module(350) is provided from an instruction memory. The first memory shell module performs error correction of a first parity data and a first data of multiple bits. A core unit(300) includes a register file for storing instructions from the first data. A second memory shell module(360) performs error correction of a second parity data and a second data of multiple bits. The second parity data is provided from a data memory.
Abstract:
하이브리드 시소 디코더는 입력 프레임을 디모듈레이션 하여 생성된 계통(systematic) LLR(log-likelyhood ratio) 및 패리티 LLR과 이전 이터레이션에서 산출된 이전 LLR에 기초한 입력 LLR을 백워드 방향으로 계산하여 백워드 메트릭을 생성하는 백워드 리커션 유닛; 상기 백워드 메트릭이 저장되는 보더 메트릭 메모리; 상기 입력 LLR을 포워드 방향으로 계산하여 포워드 메트릭을 생성하는 포워드 리커션 유닛; 상기 백워드 메트릭과 상기 포워드 메트릭에 기초하여 현재 이터레이션에서의 윈도우에 대한 출력 LLR을 생성하는 출력 LLR 계산기; 및 상기 입력 프레임이 분할된 복수의 슬라이딩 윈도우들 중 홀수번째 슬라이딩 윈도우에 대하여 활성화되어 상기 보더 메트릭 메모리에 저장된 값을 이용하여 더미 메트릭을 생성하여 상기 백워드 리커션 유닛의 초기값으로 제공하는 더미 리커션 유닛을 포함한다
Abstract:
차량용 실시간 이더넷 네트워크는 각각이 스위치와 적어도 두 개의 전자 제어부(electronic control unit; ECU)들을 구비하는 복수의 로컬 네트워크들; 및 상기 로컬 네트워크로부터의 전역 패킷을 중계하는 스마트 이더넷 스위치를 포함하되, 상기 스마트 이더넷 스위치는 상기 복수의 로컬 네트워크들로부터의 전역 패킷들을 저장하는 프레임 버퍼를 포함하고, 상기 전역 패킷들이 모두 전송된 후에 하나의 통신 주기가 완료되었음을 알리는 사이클 경계 패킷을 상기 복수의 로컬 네트워크들 모두에게 전송한다.
Abstract:
스토리지 디바이스는 채널별로 그룹화된 복수의 불휘발성 메모리들을 구비하는 저장 매체 및 상기 불휘발성 메모리들을 채널별로 제어하는 SSD 컨트롤러를 포함한다. 상기 SSD 컨트롤러는 하나의 채널에 대한 프로그램 데이터를 병렬로 인코딩하여 상기 하나의 채널에 연결되는 불휘발성 메모리들에 제공하고, 하나의 채널로부터의 독출 데이터를 재인코딩하여 상기 독출 데이터에 대한 패리티 데이터를 생성하고, 상기 패리티 데이터를 이용하여 상기 독출 데이터에 대한 디코딩을 병렬로 수행한다.
Abstract:
PURPOSE: A real time Ethernet network for vehicle and a vehicle thereof are provided to manage all electronic control units of the inside of the vehicle at high speed in real time through Ethernet by adopting a smart Ethernet switch. CONSTITUTION: Each of multiple local networks (210,220,230,240) is equipped with at least two electronic control units (ECUs) with a switch. A smart Ethernet switch (100) relays an entire region packet from each of the local networks. The smart Ethernet switch includes a frame buffer which stores entire region packets from the multiple local networks. The smart Ethernet switch transmits a cycle boundary packet which informs that one communication cycle is completed after the entire region packets are all transmitted.
Abstract:
PURPOSE: A multi-thread BCH encoder, a BCH decoder, a storage device including the same, and a storage system are provided to correct SSD errors of multiple channels using one encoder and one decoder. CONSTITUTION: A syndrome computation block (410) generates syndrome values by computing a plurality of bits of parity data generated from read data in parallel. A folded Berleykamp-Massey (BM) block (420) generates an error position polynomial based on the syndrome values. A chien search block (430) calculates an error position in parallel based on the error position polynomial. An error corrector corrects errors of the read data based on the error position and outputs the corrected data.
Abstract:
본발명은호스트처리장치가영상처리부의연산처리를각 명령프로그램단위로관리하지않고, 다수의명령프로그램단위로관리할수 있다. 즉, 본발명은호스트처리장치가다수의명령프로그램을포함하는연산명령집합을영상처리부에전달하여주면, 영상처리부가다수의명령프로그램모두에따른연산의수행이완료될때까지호스트처리장치의관리를받지않게되므로, 호스트처리장치가영상처리부의연산처리에관여하는빈도수가줄어들어호스트처리장치의부하가줄어들어효율적인관리가가능할수 있다.