폴리머 패턴, 금속 스탬퍼 및 마이크로렌즈 어레이 형성방법
    1.
    发明授权
    폴리머 패턴, 금속 스탬퍼 및 마이크로렌즈 어레이 형성방법 有权
    形成聚合物图案,金属冲压件,微透镜阵列的方法

    公开(公告)号:KR100797778B1

    公开(公告)日:2008-01-24

    申请号:KR1020060073854

    申请日:2006-08-04

    Inventor: 윤준보 장성일

    Abstract: A method for forming polymer patterns, a metal stamper, and a micro lens array is provided to form the micro lens array having a section shaped like a secondary parabola and various aspect ratios. A method for forming polymer patterns, a metal stamper, and a micro lens array comprises steps for irradiating the light progressing in a predetermined direction, to a positive-type photoresist polymer film; removing a mask(120) and irradiating the light progressing in parallel, to the positive-type photoresist polymer film; forming the polymer pattern by developing the positive-type photoresist polymer film; forming a metal mold on the polymer pattern; separating the metal mold and the polymer pattern; and forming metal materials on the separated metal mold.

    Abstract translation: 提供形成聚合物图案的方法,金属压模和微透镜阵列以形成具有类似次级抛物线的截面和各种纵横比的微透镜阵列。 用于形成聚合物图案的方法,金属压模和微透镜阵列包括将预定方向前进的光照射到正型光致抗蚀剂聚合物膜的步骤; 去除掩模(120)并将平行进行的光照射到正型光致抗蚀剂聚合物膜; 通过显影正型光致抗蚀剂聚合物膜形成聚合物图案; 在聚合物图案上形成金属模具; 分离金属模和聚合物图案; 并在分离的金属模具上形成金属材料。

    나노 트랜스퍼 몰딩 및 마스터 기판을 이용한리소그래피의 방법과 나노 트랜스퍼 몰드 제조 방법
    2.
    发明公开
    나노 트랜스퍼 몰딩 및 마스터 기판을 이용한리소그래피의 방법과 나노 트랜스퍼 몰드 제조 방법 失效
    使用纳米转印成型和主基板的方法和制备纳米转印模具的方法

    公开(公告)号:KR1020050079037A

    公开(公告)日:2005-08-09

    申请号:KR1020040007126

    申请日:2004-02-04

    CPC classification number: G03F7/0002 B82Y40/00 G03F7/0017

    Abstract: 본 발명은 리소그래피 방법에 관한 것으로서, 더욱 상세하게는 마이크로미터에서 나노미터 수준의 패턴까지 형성할 수 있는 나노 트랜스퍼 몰드 또는 마스터 기판을 이용하여 패턴을 전이하는 리소그래피 방법에 관한 것이다.
    본 발명에 따른 리소그래피 방법은, (a) 나노미터 수준의 패턴이 형성되어 있는 나노 몰드 위에 마스크층을 스핀 코팅하여 마스크층의 표면을 균일하게 하는 단계; (b) 상기 (a)단계를 통해 마스크층이 균일하게 도포된 나노 몰드를 박막이 증착되어 있는 기판 위에 붙이는 단계; (c) 상기 나노 몰드를 제거하고 상기 기판 위의 박막이 나타날 때까지 마스크층을 식각하는 단계; 및 (d) 상기 (c)단계를 통해 식각되지 않은 마스크층 패턴을 마스크로 하여 박막을 식각하고 상기 마스크층패턴을 제거하는 단계;를 포함하여 이루어진다.

    폴리머 패턴 형성방법 및 이를 이용한 금속 박막 패턴,금속 패턴, 마이크로셔터, 마이크로렌즈 어레이 스탬퍼,플라스틱 몰드의 형성방법
    3.
    发明授权
    폴리머 패턴 형성방법 및 이를 이용한 금속 박막 패턴,금속 패턴, 마이크로셔터, 마이크로렌즈 어레이 스탬퍼,플라스틱 몰드의 형성방법 有权
    形成聚合物图案和金属薄膜图案,金属图案,微型显微镜,微阵列冲压机,使用其的塑料模具的方法

    公开(公告)号:KR100773588B1

    公开(公告)日:2007-11-05

    申请号:KR1020060059530

    申请日:2006-06-29

    CPC classification number: H01L21/0273 G03F7/2008 H01L21/0274

    Abstract: A method of forming a polymer pattern and a method of forming a metal film, a metal pattern, a microshutter, a microlens array stamper, and a plastic mold using the same are provided to change a shape of a vertical cross section of the polymer pattern by altering the light exposure irradiated on a polymer layer. An opaque mask pattern(410) is formed on one surface of a transparent substrate(400). A photosensitive polymer layer(420) is formed on the surface of the substrate with the opaque mask pattern. The substrate is irradiated by the light generated by a diffuser(430) which scatters incident light, thereby exposing the photosensitive polymer layer. A filler layer having refractive index higher than air is formed between the other surface of the substrate and the diffuser.

    Abstract translation: 提供形成聚合物图案的方法以及使用其形成金属膜,金属图案,微型切割器,微透镜阵列压模和塑料模具的方法以改变聚合物图案的垂直截面的形状 通过改变照射在聚合物层上的光照。 在透明基板(400)的一个表面上形成不透明掩模图案(410)。 光敏聚合物层(420)用不透明掩模图形形成在基片的表面上。 由散射入射光的扩散器(430)产生的光照射基板,从而曝光光敏聚合物层。 在基板的另一表面和扩散器之间形成折射率高于空气的填充层。

    스핀 코팅 장치 및 방법
    5.
    发明公开
    스핀 코팅 장치 및 방법 失效
    防止边缘光泽效应的装置和方法

    公开(公告)号:KR1020060021675A

    公开(公告)日:2006-03-08

    申请号:KR1020040070509

    申请日:2004-09-03

    CPC classification number: G03F7/162 H01L21/6715

    Abstract: 본 발명은 반도체 제조 방법 및 장치에 관한 것으로, 상세하게는 반도체 제조 공정중 노광 공정에서 두꺼운 포토레지스트를 도포할 때 형성되는 에지 비드 효과를 제거하는 장치 및 방법에 관한 것이다.
    본 발명에 따른 반도체 제조 공정에서 스핀 코팅을 통하여 형성된 에지 비드 효과를 제거하는 장치는, 웨이퍼를 지지하고 회전시키며, 에지 비드 효과를 제거하기 위한 에지 익스텐션 척과 웨이퍼와 에지 익스텐션 척을 진공에 의해 결합시키고, 에지 익스텐션 척의 중심을 잡아 주는 진공척을 포함하여 구성된다.
    반도체 공정, 반도체 소자, MEMS, 웨이퍼, 포토레지스트, 노광 공정, 에지 비드, 에지 비드 리무버, 에지 익스텐션 척, 스핀 코팅

    3차원 금속 구조체의 형성 방법
    6.
    发明公开
    3차원 금속 구조체의 형성 방법 失效
    形成三维金属结构的方法

    公开(公告)号:KR1020050118565A

    公开(公告)日:2005-12-19

    申请号:KR1020040043720

    申请日:2004-06-14

    Abstract: 본 발명은 3차원 금속 구조체의 형성 방법에 관한 것으로, 더욱 상세하게는 자기 정합 단분자층(Self-Assembled Monolayer)을 이용하여 균일하게 금속 시드를 제거할 수 있는 3차원 금속 구조체의 형성 방법에 관한 것이다.
    본 발명에 따른, 기판 상에 형성된 3차원 금속 구조체의 형성 방법은, 상기 기판에 3차원 포토레지스트 몰드를 형성하는 단계; 상기 기판에 제1 금속 시드를 증착하는 단계; 상기 제1 금속 시드 상에 자기 정합 단분자층을 증착하는 단계; 상기 자기 정합 단분자층을 선택적으로 제거하는 단계; 상기 자기 정합 단분자층이 제거된 부분의 제1 금속 시드를 제거하는 단계; 상기 자기 정합 단분자층을 모두 제거하는 단계; 및 상기 포토레지스트 몰드에 제1 금속층을 채우는 단계를 포함하는 것을 특징으로 한다.

    나노미터 크기의 갭을 가지는 금속 전극의 형성 방법
    8.
    发明公开
    나노미터 크기의 갭을 가지는 금속 전극의 형성 방법 失效
    形成金属电极的方法,由NANOMETER-SCALE GAP分离

    公开(公告)号:KR1020050118961A

    公开(公告)日:2005-12-20

    申请号:KR1020040044125

    申请日:2004-06-15

    Abstract: 본 발명은 나노미터 크기의 갭을 가지는 금속 전극 및 그 형성 방법에 관한 것이며, 더욱 상세하게는 효율적이고 간단한 방법으로 나노미터 크기의 갭을 가지는 금속 전극을 형성하는 방법에 관한 것이다.
    본 발명에 따른 금속 나노갭 형성 방법은, (a) 기판 위에 절연막을 형성하는 단계; (b) 상기 절연막 위에 마스크 패턴을 형성하는 단계; (c) 상기 마스크 패턴을 마스크로 하여, 상기 절연막을 등방 식각하여 마스크 패턴의 폭보다 좁은 폭을 가지는 절연막 패턴을 형성하는 단계; (d) 상기 절연막 패턴 위에 제1 금속을 형성하는 단계; 및 (e) 상기 마스크 패턴을 제거하여 제1 금속 나노갭을 형성하는 단계를 포함하여 이루어진다.

    극소채널 MOS 트랜지스터 제조방법
    9.
    发明公开
    극소채널 MOS 트랜지스터 제조방법 失效
    用于制造具有超小通道的金属氧化物半导体晶体管的方法

    公开(公告)号:KR1020020018774A

    公开(公告)日:2002-03-09

    申请号:KR1020000052039

    申请日:2000-09-04

    Abstract: PURPOSE: A method for fabricating a metal-oxide-semiconductor(MOS) transistor having an ultra-small channel is provided to reduce a short channel effect, by electrically making an inversion layer connected to a source/drain by a conductive layer pattern so that the inversion layer plays the role of the source/drain. CONSTITUTION: A gate pattern where a gate insulation layer, a main gate and a capping layer are sequentially stacked is formed on a p-type semiconductor substrate(110). A separating insulation layer is formed on the entire surface of the resultant structure having the gate pattern. A material layer for a side surface gate which has a work function lower than that of the p-type semiconductor substrate and the main gate is formed on the separating insulation layer. The material layer for the side surface gate and the separating insulation layer are anisotropically etched to expose the semiconductor substrate and the capping layer and to form a separating insulation layer pattern and the side surface gate. An n-type source/drain(190b) is formed. The conductive layer pattern which connects the side surface gate adjacent to the source and/or the drain with the side surface gate adjacent to the drain, is formed on the resultant structure.

    Abstract translation: 目的:提供一种制造具有超小通道的金属氧化物半导体(MOS)晶体管的方法,以通过用导电层图案电连接到源极/漏极的反型层来减小短沟道效应,使得 反演层起着源/漏的作用。 构成:在p型半导体衬底(110)上形成栅极绝缘层,主栅极和覆盖层依次层叠的栅极图案。 在具有栅极图案的合成结构的整个表面上形成分离绝缘层。 在分离绝缘层上形成具有低于p型半导体衬底和主栅极的功函数的侧表面栅极的材料层。 各向异性蚀刻用于侧表面栅极和分离绝缘层的材料层以暴露半导体衬底和覆盖层,并形成分离绝缘层图案和侧表面栅极。 形成n型源极/漏极(190b)。 将与源极和/或漏极相邻的侧表面栅极与邻近漏极的侧表面栅极连接的导电层图案形成在所得结构上。

    스핀 코팅 장치 및 방법
    10.
    发明授权
    스핀 코팅 장치 및 방법 失效
    旋转涂装装置和方法TFEREOF

    公开(公告)号:KR100663847B1

    公开(公告)日:2007-01-03

    申请号:KR1020040070509

    申请日:2004-09-03

    Abstract: 본 발명은 반도체 제조 장치 및 방법에 관한 것으로, 보다 상세하게는 에지 비드 효과를 제거할 수 있는 스핀 코팅 장치 및 방법에 관한 것이다.
    이러한 본 발명의 스핀 코팅 장치는 웨이퍼를 지지하고 회전시키며, 상기 회전 시 에지 비드가 형성될 연장부를 포함하고, 홈이 형성된 에지 익스텐션 척 및 상기 웨이퍼와 상기 에지 익스텐션 척을 결합시키는 결합 척을 포함한다.
    이러한 본 발명에 따르면, 에지 비드 효과를 효율적으로 제거할 수 있다.
    반도체 공정, 반도체 소자, MEMS, 웨이퍼, 포토레지스트, 노광 공정, 에지 비드, 에지 비드 리무버, 에지 익스텐션 척, 스핀 코팅

Patent Agency Ranking