公开(公告)号：KR101163533B1

公开(公告)日：2012-07-09

申请号：KR1020090030267

申请日：2009-04-08

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 이상석 ,  유인규 ,  조경익 ,  양병도 ,  이용규 ,  이지수

IPC: H02M3/155 ,  H02M3/04

Abstract: 본 발명의 실시 예에 따른 강압 변환 시스템은, 외부로부터 제 1 전압을 입력받아 상기 제 1 전압보다 낮은 제 2 전압을 발생하는 전압 조절기, 및 상기 제 1 전압과 상기 제 2 전압으로 구동되는 상위 로직과 상기 제 1 전압과 접지 전압으로 구동되는 하위 로직을 갖는 로직 회로를 포함하되, 상기 로직 회로는 상기 상위 로직 및 상기 하위 로직의 전력 소비를 조절할 수 있을 것이다.
본 발명에 따른, 고전압과 구동 전압으로 구동되는 상위 로직 및 상기 구동 전압과 접지 전압으로 구동되는 하위 로직을 갖는 로직 회로를 갖는 강압 변환 시스템의 강압 변환 방법은, 상기 상위 로직의 소비 전력과 상기 하위 로직의 소비 전력이 동일한 지 판별하는 단계, 및 상기 상위 로직의 소비 전력과 상기 하위 로직의 소비 전력이 동일하지 않을 때, 상기 상위 로직에서 사용되는 전하량과 상기 하위 로직에 사용되는 전하량이 동일하게 되도록 상기 상위 로직 혹은 상기 하위 로직의 비율을 가변하는 단계를 포함할 것이다.
강압, 전하 재활용, 선택, 상위, 하위

公开(公告)号：KR101158751B1

公开(公告)日：2012-06-22

申请号：KR1020090028882

申请日：2009-04-03

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 이상석 ,  유인규 ,  조경익 ,  양병도 ,  이용규 ,  이지수

IPC: G11C11/416 ,  G11C11/419 ,  G11C11/413 ,  G11C11/4193

Abstract: 본 발명의 실시 예에 따른 반도체 메모리 장치는, 데이터 버스라인쌍에 제 1 스윙전압을 제공하는 쓰기 드라이버, 상기 데이터 버스라인쌍을 입력 어드레스에 따라 선택된 비트라인쌍에 연결하는 컬럼 선택회로, 및 상기 선택된 비트라인쌍에 연결된 복수의 서브블록들을 포함하되, 상기 복수의 서브블록들 각각은, 상기 선택된 비트라인쌍의 상기 제 1 스윙 전압을 감지 증폭하여 제 2 스윙 전압을 생성하는 쓰기 감지기, 및 상기 제 2 스윙 전압을 제공받는 서브비트라인쌍에 연결되고, 상기 서브비트라인쌍의 상기 제 2 스윙 전압에 따라 데이터가 저장되는 복수의 메모리 셀들을 포함할 것이다.
반도체 메모리 장치, 전하 재활용, 읽기, 쓰기

公开(公告)号：KR1020100070274A

公开(公告)日：2010-06-25

申请号：KR1020090030267

申请日：2009-04-08

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 이상석 ,  유인규 ,  조경익 ,  양병도 ,  이용규 ,  이지수

IPC: H02M3/155 ,  H02M3/04

Abstract: PURPOSE: A step down conversion system and a method for a step down conversing thereof are provided to reduce power consumption by reusing charge used in an upper level in low level. CONSTITUTION: A voltage regulator(120) receives a first voltage from the outside to generate a second voltage lower than a first voltage. A logic circuit(140) comprises the first voltage, a high level logic(142) driven by a second voltage, and a low level logic(144) driven by the first voltage and the ground voltage. The logic circuit controls the electrical energy consumption of the low level logic and high level logic. The logic circuit comprises the high level logic and a selection circuit(146) selecting the low level logic.

Abstract translation: 目的：提供降压转换系统和降阶转换方法，以通过重复使用在较低电平的上位电荷来降低功耗。 构成：电压调节器（120）从外部接收第一电压以产生低于第一电压的第二电压。 逻辑电路（140）包括第一电压，由第二电压驱动的高电平逻辑（142）和由第一电压和接地电压驱动的低电平逻辑（144）。 逻辑电路控制低电平逻辑和高电平逻辑的电能消耗。 逻辑电路包括高电平逻辑和选择低电平逻辑的选择电路（146）。

公开(公告)号：KR101234598B1

公开(公告)日：2013-02-19

申请号：KR1020110018031

申请日：2011-02-28

Applicant: 충북대학교 산학협력단 ,  한국전자통신연구원

Inventor： 양병도 ,  류근철 ,  민제중 ,  성시우 ,  오재문 ,  유인규 ,  양용석 ,  정순원

IPC: G11C17/08 ,  G11C17/18 ,  G11C7/10

Abstract: 본 발명은 롬셀의 구조 및 동작 방법에 관한 것으로, 특히 유기물 박막트랜지스터를 이용한 롬셀의 구조 및 그 동작 방법에 관한 것이다. 이와 같은 본 발명은 유기물 박막트랜지스터를 통해 제조된 롬셀의 읽기 및 쓰기 장치에 있어서, 워드라인에 각각 대응하는 복수의 롬셀로 이루어진 롬어레이; 쓰기 시그널에 의해 턴온되어, 워드라인에 의해 선택되는 롬셀에 입력 데이터를 기록하는 쓰기 회로부; 및 선충전 시그널에 의해 턴온되어, 워드라인에 의해 선택되는 롬셀에 기록된 데이터를 읽는 읽기 회로부를 포함하되, 상기 롬어레이는, 워드라인, 반전 워드라인, 읽기 회로부와 쓰기 회로부를 연결되어 데이터를 기록 및 읽을 수 있도록 하는 비트라인 및 커패시터와 연결된 접지단을 구비한 트랜스미션 게이트의 롬셀로 이루어져, 쓰기 동작시 쓰기 회로부의 입력 데이터로 커패시터의 파괴 가능한 특정 레벨의 전압이 인가되면, 커패시터가 파괴되면서 선택되는 워드라인에 연결된 롬셀에 입력 데이터가 기록되고, 읽기 동작시 읽기 회로부에 따라 상기 특정 레벨 이하의 전압이 인가되어 데이터가 읽혀지는 것을 특징으로 하는 유기물 박막트랜지스터를 이용한 롬셀의 읽기/쓰기 장치 및 방법을 제공한다.

公开(公告)号：KR1020100070273A

公开(公告)日：2010-06-25

申请号：KR1020090028882

申请日：2009-04-03

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 이상석 ,  유인규 ,  조경익 ,  양병도 ,  이용규 ,  이지수

IPC: G11C11/416 ,  G11C11/419 ,  G11C11/413 ,  G11C11/4193

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C7/06 ,  G11C7/1069 ,  G11C7/1096 ,  G11C7/18 ,  G11C11/418

Abstract: PURPOSE: An SRAM using charge recycling is provided to store data stably by using a high swing voltage in a necessary region for a wiring operation. CONSTITUTION: A write driver supplies a first swing voltage to data bus line pair. A column selection circuit(140) interlinks data bus line pair which is selected according to an input address with a selected bit line pair. A plurality of sub blocks(SB1~SBM) are connected to the selected bit line pair. Each of a plurality of sub blocks comprises a write sensor and a plurality of memory cells. The write sensor senses a first swing voltage of the selected bit line pair and amplifies it. A write sensor generates a second swing voltage. A plurality of memory cells are connected to the sub bit-line pair receiving a second swing voltage.

Abstract translation: 目的：提供使用电荷回收的SRAM，通过在布线操作的必要区域中使用高摆幅电压来稳定地存储数据。 构成：写入驱动器向数据总线线对提供第一个摆幅电压。 列选择电路（140）将根据输入地址选择的数据总线对与选择的位线对相互链接。 多个子块（SB1〜SBM）被连接到所选位线对。 多个子块中的每一个包括写入传感器和多个存储器单元。 写传感器检测所选位线对的第一摆幅电压并对其进行放大。 写入传感器产生第二摆幅电压。 多个存储单元连接到接收第二摆幅电压的子位线对。

公开(公告)号：KR1020080081656A

公开(公告)日：2008-09-10

申请号：KR1020070021966

申请日：2007-03-06

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 유병곤 ,  양병도 ,  이승윤 ,  박영삼 ,  윤성민 ,  이남열

IPC: G11C13/02

CPC classification number: G11C13/0069 ,  G11C7/1051 ,  G11C7/1078 ,  G11C13/0004 ,  G11C13/004 ,  G11C2207/2227

Abstract: An apparatus and a method for writing power reduction in a phase change memory by selective data writing are provided to reduce write power by removing power consumption in writing data in the phase change memory. An input part receives data to be written in a phase change memory(404). A read part(402) reads data stored in the phase change memory to be written with the inputted data. A comparison part(401) compares the inputted data with the stored data. A write part(403) stores a part of the inputted data different from the stored data into the cell position of the phase change memory when the inputted data is not equal to the stored data.

Abstract translation: 提供一种通过选择性数据写入在相变存储器中写入功率降低的装置和方法，以通过消除在相变存储器中写入数据的功耗来降低写入功率。 输入部分接收要写入相变存储器的数据（404）。 读取部分（402）读取存储在相变存储器中的数据，以写入输入的数据。 比较部分（401）将输入的数据与存储的数据进行比较。 当输入的数据不等于存储的数据时，写入部分（403）将与存储的数据不同的输入数据的一部分存储到相变存储器的单元位置。

公开(公告)号：KR100819061B1

公开(公告)日：2008-04-03

申请号：KR1020070021967

申请日：2007-03-06

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 유병곤 ,  양병도 ,  이승윤 ,  윤성민 ,  박영삼 ,  이남열

IPC: G11C13/02 ,  G11C7/10 ,  G11C5/14

CPC classification number: G11C7/1006 ,  G11C13/0004 ,  G11C13/0038 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2211/5647 ,  G11C5/14 ,  G11C7/1096

Abstract: An apparatus and a method for writing data in a phase change memory by using write power calculation and data inversion function are provided to reduce power consumption for writing data on the phase change memory, by storing data with lower power consumption between write power in case of storing input data and write power in case of inverting and storing the input power. An input part(101) receives data to be written into a phase change memory. A read part(104) reads data stored on a cell position(110) of the phase change memory. An original data power calculation part(102) calculates total power consumption value for writing bits different from the previously stored data among the inputted data on the basis of power consumption value according to each bit value of the phase change memory, by comparing the inputted data with the read-out data per bit. An inversion data power calculation part(103) calculates total power consumption value for writing bits different from the previously stored data among the inverted data on the basis of the power consumption value according to each bit value of the phase change memory, by inverting the inputted data and then comparing the inverted data with the previously stored data per bit. A write part(105) stores smaller total power consumption value, by comparing the total power consumption value for the inputted data with the total power consumption value for the inverted data on the cell position of the phase change memory to be written.

Abstract translation: 提供一种通过使用写功率计算和数据反转功能在相变存储器中写入数据的装置和方法，以通过在写入功率之间存储具有较低功耗的数据来减少在相变存储器上写入数据的功耗 在反相和存储输入功率的情况下存储输入数据和写入功率。 输入部（101）接收要写入相变存储器的数据。 读取部分（104）读取存储在相变存储器的单元位置（110）上的数据。 原始数据功率计算部分（102）通过比较输入的数据，根据相位变换存储器的每个位值，根据功耗值计算输入的数据中不同于先前存储的数据的总功耗值 每位读出数据。 反转数据功率计算部（103）通过根据输入的相位变换存储器的每个比特值，根据功耗值来计算在反转数据中写入与先前存储的数据不同的比特的总功耗值 然后将反相数据与先前存储的每位数据进行比较。 写入部分（105）通过将输入数据的总功耗值与反相数据的总功耗值比较来写入相变存储器的单元位置来存储较小的总功耗值。

公开(公告)号：KR1020030004496A

公开(公告)日：2003-01-15

申请号：KR1020010039998

申请日：2001-07-05

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  김성도 ,  윤용식 ,  김이섭 ,  성기혁 ,  양병도 ,  김영준

IPC: H03B28/00

CPC classification number: G06F1/0356 ,  G06F1/0328 ,  G06F2101/04 ,  G11C17/00

Abstract: PURPOSE: A ROM driving method and a digital frequency synthesizer(DDFS) using the same are provided to reduce a power consumption and a size by minimizing a size of a ROM in a digital frequency synthesizer. CONSTITUTION: When an original ROM has 2k input addresses and 2i sections, "i" is initialized as "k"(S31). A variable "q" is initialized as an output bit number of the original ROM(S32). A smallest one among q bit values is stored in a quantization ROM(S33). A difference of quantization values stored in the quantization ROM is obtained(S34). A bit number "e" bit is searched in order to store the greatest error among errors in all input addresses(S35). A total ROM size is calculated(S36). A "q" is reduced by "1" until it becomes "1"(S37). A "i" is reduced by "1" until it becomes "1"(S38). "i, q, and e" values having the smallest ROM size are searched(S39).

Abstract translation: 目的：提供使用其的ROM驱动方法和数字频率合成器（DDFS），以通过使数字频率合成器中的ROM的尺寸最小化来降低功耗和尺寸。 构成：当原始ROM具有2k个输入地址和2i个区段时，“i”被初始化为“k”（S31）。 变量“q”被初始化为原始ROM的输出位数（S32）。 q位值中的最小值存储在量化ROM中（S33）。 获得存储在量化ROM中的量化值的差异（S34）。 搜索位数“e”，以便在所有输入地址中存储错误中的最大误差（S35）。 计算总ROM大小（S36）。 A“q”减小到“1”（S37）。 A“i”减少到“1”（S38）。 搜索具有最小ROM大小的“i，q和e”值（S39）。

公开(公告)号：KR1020120098224A

公开(公告)日：2012-09-05

申请号：KR1020110018031

申请日：2011-02-28

Applicant: 충북대학교 산학협력단 ,  한국전자통신연구원

Inventor： 양병도 ,  류근철 ,  민제중 ,  성시우 ,  오재문 ,  유인규 ,  양용석 ,  정순원

IPC: G11C17/08 ,  G11C17/18 ,  G11C7/10

CPC classification number: G11C17/08 ,  G11C7/1069 ,  G11C7/1096 ,  G11C8/08

Abstract: PURPOSE: A reading and writing apparatus and a reading and writing method of a ROM cell using an organic thin film transistor are provided to reduce complexity by writing data after a ROM is manufactured. CONSTITUTION: A ROM array(60) includes a plurality of ROM cells corresponding to word lines. A write circuit unit(50) is turned on by a write signal and writes input data in the ROM cell selected by the word line. A read circuit unit(40) is turned on by a precharge signal and reads data written in the ROM cell selected by the word line. [Reference numerals] (43) Reference voltage generator

Abstract translation: 目的：提供使用有机薄膜晶体管的ROM单元的读写装置和读写方法，以便在制造ROM之后通过写入数据来降低复杂度。 构成：ROM阵列（60）包括对应于字线的多个ROM单元。 写入电路单元（50）由写入信号导通，并将输入数据写入由字线选择的ROM单元。 读取电路单元（40）由预充电信号导通，并读取由字线选择的ROM单元中写入的数据。 （附图标记）（43）参考电压发生器

公开(公告)号：KR100424676B1

公开(公告)日：2004-03-27

申请号：KR1020010047550

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  김성도 ,  윤용식 ,  김이섭 ,  양병도 ,  성기혁

IPC: G11C17/00

Abstract: PURPOSE: A low-power ROM is provided to be capable of reducing an area while lowering power consumption at a read operation. CONSTITUTION: Column selection transistors(Ms1-Msn) select one of a plurality of bit lines. A common connection terminal is connected in common to one ends of the column selection transistors, and precharges the bit lines with a charge sharing voltage when the column selection transistors are turned on. A precharge part(Mp1) precharges the common connection terminal with a power supply voltage(VCC). A reference voltage generating part is connected to the precharge part, and generates a reference voltage used to compare voltages of the bit lines. A sense amplifier(SA) receives the reference voltage and a charge sharing voltage of the common connection terminal.

Abstract translation: 目的：提供低功率ROM，以便在读取操作时降低功耗并减小面积。 构成：列选择晶体管（Ms1-Msn）选择多个位线中的一个。 公共连接端子共同连接到列选择晶体管的一端，并且当列选择晶体管导通时利用电荷共享电压预充电位线。 预充电部分（Mp1）利用电源电压（VCC）预充电公共连接端子。 参考电压生成部件连接到预充电部件，并且生成用于比较位线的电压的参考电压。 读出放大器（SA）接收公共连接端子的参考电压和电荷共享电压。