Abstract:
본 발명은 고분자 매개성 그래핀 전사법을 이용하되, 고분자 잔류물 없는 깨끗한 표면을 가진 그래핀 박막이 전사된 기재(substrate)를 제조하는 방법; 그래핀 표면으로부터 잔류물 없이 고분자를 제거하는 방법; 그래핀 상 고분자 패턴 형성 방법; 유기용매 처리시 고분자층이 제거되지 않도록 그래핀 상에 고분자 층을 고정하는 방법; 및 고분자 잔류물 없는 깨끗한 표면을 가진 그래핀 박막이 전사된 기재를 포함하는 전기전자소자에 관한 것이다. 본 발명은 금속 함유 층 상(上) 그래핀 박막의 표면에너지를 증가시키는 금속 함유 층의 금속 표면 상태를 결정하고, 상기 결정된 금속 표면 상태로 금속 함유 층을 변화시키는 조건을 결정하는 것이 특징이다.
Abstract:
본 발명은 나노 미터 폴리싱을 이용한 나노 물질의 일방향 배열 방법 및 이 를 이용한 소자의 제조방법에 대한 것으로서, 기판의 표면 층에 나노미터 수준의 폭과 깊이를 갖는 스크래치들을 일방향으로 형성하고 상기 스크래치들에 나노 물질 을 정렬하여 우수한 전기적, 기계적 또는 광학적 특성을 갖는 나노 미터 폴리싱을 이용한 나노 물질의 일방향 배열 방법 및 이를 이용한 전기 소자의 제조방법에 대 한 것이다. 본 발명은, 폴리싱 장치를 사용해서 기판에 일 방향으로 정렬된 0.1~20nm의 폭을 갖는 스크래치들을 형성하는 단계(단계 1); 및, 상기 스크래치들이 형성된 기 판에 나노 물질을 도입하여 정렬하는 단계(단계 2)를 포함하는 나노 미터 폴리싱을 이용한 나노 물질의 일방향 배열방법을 제공한다.
Abstract:
본 발명은 금속 산화물 및/또는 금속 수산화물 함유 금속층과의 계면에서 금속 산화물 및/또는 금속 수산화물 함량을 저감시키면서 탄소계 패시베이션막을 형성시키는 방법; 이를 이용하여 금속층 및 상기 금속층 상에 형성된 탄소계 패시베이션막을 구비한 금속 전극; 및 이를 이용하여 용액공정으로 유기소자를 제조하는 방법에 관한 것이다. 본 발명에 따른 어닐링 조건에서 탄소계 패시베이션막을 금속 산화물 및/또는 금속 수산화물 함유 금속층 표면에 형성시키는 경우, 금속 표면에 이미 존재하는 산화막 및/또는 수산화막을 환원시키고 더 이상의 산화 및 부식이 일어나지 않도록 금속 표면을 보호할 수 있을 뿐만아니라, 계면 저항이 낮아서 금(Au)과 같이 자연산화막이 형성되지 않는 금속 전극으로 활용할 수 있다.
Abstract:
본 발명의 목적은 소프트 리소그래피를 통한 박막 패턴의 제조방법 및 이에 따라 제조된 박막 패턴을 제공하는 데 있다. 이를 위하여 본 발명은 기판에 박막을 증착하는 단계(단계 1); 상기 박막 상부로 실리콘 수지 접착제층을 형성하는 단계(단계 2); 박막을 패터닝하기 위한 실리콘 수지 스탬프를 제조하는 단계(단계 3); 상기 단계 2에서 형성된 접착제층과 상기 단계 3에서 제조된 실리콘 수지 스탬프의 패턴부분을 표면개질하여 활성접착제층으로 변환하는 단계(단계 4); 상기 단계 4에서 활성접착제층으로 변환된 실리콘 수지 스탬프의 패턴부분을 접착제층에 접촉하고, 탈수축합반응시키는 단계(단계 5); 및 상기 실리콘 수지 스탬프를 기판으로부터 제거하여 기판상에 패턴을 형성하는 단계(단계 6);를 포함하는 것을 특징으로 하는 소프트 리소그래피를 통한 박막 패턴의 제조방법를 포함하는 것을 특징으로 하는 소프트 리소그래피를 통한 박막 패턴의 제조방법을 제공한다. 또한 본 발명은 상기의 방법에 따라 제조되고, 기판 상부에 결정형 박막, 금속 박막, 금속산화물 박막, 비정질 박막 및 폴리머 박막으로부터 선택되는 1종의 박막이 패터닝된 것을 특징으로 하는 박막 패턴을 제공한다. 본 발명에 따르면 결정성 박막을 포함하는 모든 재료의 박막을 소프트 리소그래피공정을 통해 패터닝할 수 있다는 장점이 있다.
Abstract:
본 발명은 높은 점멸비를 가지는 탄소나노튜브 트랜지스터 소자 제조방법 및 이에 따라 제조되는 탄소나노튜브 트랜지스터에 관한 것으로, 상세하게는 절연성 재질의 기판 상부에 탄소나노튜브 네트워크를 형성하는 단계; 탄소나노튜브 네트워크 상부에 전극층을 형성하는 단계; 및 소오스와 드레인 사이의 채널 영역을 제외한 나머지 부분의 탄소나노튜브를 제거하는 단계; 및 전극층이 형성된 탄소나노튜브 네트워크에 포토리소그래피와 에칭 작업을 통해 국소적으로 나노튜브의 밀도를 줄이는 단계를 포함하는 탄소나노튜브 네트워크 트랜지스터 소자의 제조방법을 제공한다. 본 발명의 높은 점멸비를 가지는 탄소나노튜브 트랜지스터의 제조방법 및 이에 따라 제조되는 탄소나노튜브 트랜지스터는 기존의 탄소나노튜브 트랜지스터의 최대 단점인 점멸비를 보완하여 소자로서의 가치를 갖게 만드는 것이다. 본 발명의 탄소나노튜브 트랜지스터는 우수한 전기적 특성 및 기계적, 광학적 특성을 가지며 이에 따라 디스플레이 및 반도체 산업에 그대로 적용 가능한 효과가 있다.
Abstract:
The present invention relates to an aligning method for nanomaterials using nanometer polishing and a manufacturing method for a device using the same and, more specifically, to an aligning method for nanomaterials using nanometer polishing which forms scratches having a nanoscale width and depth on the surface layer of a substrate in one direction and aligns nanomaterials in the scratches to obtain excellent electrical, mechanical and optical properties and a manufacturing method for an electric device using the same. The present invention provides the aligning method for nanomaterials using nanometer polishing comprising: a step (step 1) of forming scratches which have a width of 1-20 nm and are aligned in one direction on the substrate by using a polishing device; and a step (step 2) of bringing nanomaterials on the substrate in which the scratches are formed and aligning the nanomaterials.
Abstract:
PURPOSE: A carbon nanotube network transistor device with a high on and off ratio and a manufacturing method thereof are provided to reduce the density of a nanotube by forming a plurality of holes through an etching process. CONSTITUTION: A substrate is made of insulating materials. A carbon nanotube network layer is formed on the upper side of an insulating layer(2). The carbon nanotube network layer includes a carbon nano tube(3). A carbon nanotube network channel is formed between a source electrode and a drain electrode(5). One or more holes(6) are formed in the carbon nanotube network layer.