公开(公告)号：DE102018208045A1

公开(公告)日：2018-12-06

申请号：DE102018208045

申请日：2018-05-23

Applicant: GLOBALFOUNDRIES INC

Inventor： ADUSUMILLI SIVA P ,  SHANK STEVEN M ,  PHELPS RICHARD A ,  STAMPER ANTHONY K

IPC: H01L21/762 ,  H01L27/12

Abstract: Strukturen für Flachgrabenisolationsgebiete und Verfahren zum Bilden von Flachgrabenisolationsgebieten. Ein Graben wird teilweise durch eine Vorrichtungsschicht eines Silizium-auf-Isolator-Substrats geätzt. An einem Boden des Grabens wird ein Abschnitt der Vorrichtungsschicht thermisch oxidiert, um ein Flachgrabenisolationsgebiet in dem Graben zu bilden. Während der thermischen Oxidation kann ein anderer Bereich der Vorrichtungsschicht gleichzeitig teilweise über eine Dicke oxidiert werden und, nach Entfernung der Oxidschicht von diesem Vorrichtungsschichtbereich, kann er als ein dünner Siliziumkörper verwendet werden. Vor dem thermischen Oxidationsprozess kann der Vorrichtungsschichtbereich mit einer Sorte implantiert werden, die eine Oxidation verzögert, die ihre Oxidationsrate im Vergleich zu der Oxidationsrate des Abschnitts der Vorrichtungsschicht verringert, die verwendet wird, um das Flachgrabenisolationsgebiet zu bilden.

公开(公告)号：DE102020200721A1

公开(公告)日：2020-08-27

申请号：DE102020200721

申请日：2020-01-22

Applicant: GLOBALFOUNDRIES INC

Inventor： NOWAK EDWARD J ,  ADUSUMILLI SIVA P ,  XIE RUILONG ,  FROUGIER JULIEN

IPC: G06N3/063

Abstract: Ausführungsformen der vorliegenden Erfindung stellen eine neuromorphe Schaltungsstruktur bereit, umfassend: einen ersten sich vertikal erstreckenden neuronalen Knoten, der konfiguriert ist, um ein Ausgangssignal basierend auf mindestens einer Eingabe zu dem ersten sich vertikal erstreckenden neuronalen Knoten zu erzeugen; einen Verbindungsstapel neben dem sich vertikal erstreckenden neuronalen Knoten, wobei der Verbindungsstapel eine erste Leiterbahn, die mit dem ersten sich vertikal erstreckenden neuronalen Knoten gekoppelt und konfiguriert ist, um das Ausgangssignal zu empfangen, eine zweite Leiterbahn, die vertikal von der ersten Leiterbahn getrennt ist, und eine Speicher-Via umfasst, die die erste Leiterbahn mit der zweiten Leiterbahn vertikal koppelt; und einen zweiten sich vertikal erstreckenden neuronalen Knoten neben dem Verbindungsstapel, wobei der zweite sich vertikal erstreckende neuronale Knoten mit der zweiten Leiterbahn gekoppelt ist, um das Ausgangssignals von dem ersten sich vertikal erstreckenden neuronalen Knoten zu empfangen.

公开(公告)号：DE102019219696A1

公开(公告)日：2020-07-23

申请号：DE102019219696

申请日：2019-12-16

Applicant: GLOBALFOUNDRIES INC

Inventor： ADUSUMILLI SIVA P ,  SHANK STEVEN M

IPC: G02B6/122 ,  G02B6/12 ,  G02B6/13 ,  G02B6/132 ,  G02B6/42 ,  H01L31/0203 ,  H01L33/48

Abstract: Die vorliegende Erfindung bezieht sich auf Halbleiterstrukturen und insbesondere auf Through-Silicon-Vias (TSV) zur heterogenen Integration von Halbleitervorrichtungsstrukturen und Herstellungsverfahren. Die Struktur umfasst: eine Vielzahl von Hohlraumstrukturen, die in einem einzelnen Substrat bereitgestellt sind; mindestens eine optische Vorrichtung, die auf zwei Seiten des einzelnen Substrats und zwischen der Vielzahl von Hohlraumstrukturen bereitgestellt ist; und eine optische Through-Wafer-Via zwischen der Vielzahl von Hohlraumstrukturen, die sich durch das Substrat erstreckt und die eine Rückseite der mindestens einen optischen Vorrichtung freilegt.

公开(公告)号：DE102018222690A1

公开(公告)日：2019-07-25

申请号：DE102018222690

申请日：2018-12-21

Applicant: GLOBALFOUNDRIES INC

Inventor： ADUSUMILLI SIVA P ,  STAMPER ANTHONY K ,  SCHUTZ LAURA J ,  LUCE CAMERON E

IPC: H01L21/76 ,  H01L27/085 ,  H01L29/16 ,  H01L29/78

Abstract: Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere versiegelte Hohlraumstrukturen mit einer ebenen Oberfläche und Verfahren zur Herstellung. Die Struktur umfasst eine Aussparung, die in einem Substratmaterial gebildet ist und die eine Krümmung an ihrem oberen Ende aufweist. Die Aussparung ist mit einem epitaktischen Material bedeckt, das eine ebene obere Oberfläche aufweist.