CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung

    公开(公告)号:DE102007041207B4

    公开(公告)日:2015-05-21

    申请号:DE102007041207

    申请日:2007-08-31

    Abstract: Verfahren mit: Bilden eines ersten Transistors (350n, 350p) mit einer ersten Gateelektrodenstruktur (310) über einem ersten Bauteilgebiet, wobei der erste Transistor (350n, 350p) Metallsilizidgebiete (316) aufweist, die in den Source- und Draingebieten gebildet sind; Bilden eines zweiten Transistors (350n, 350p) mit einer zweiten Gateelektrodenstruktur (310) über einem zweiten Bauteilgebiet, wobei der zweite Transistor (350n, 350p) Metallsilizidgebiete (316) aufweist, die in den Source- und Draingebieten gebildet sind; Bilden einer Ätzstoppschicht (320) und einer Opferschicht (319) über dem ersten Transistor (350n, 350p) und dem zweiten Transistor (350n, 350p) nach dem Bilden der Metallsilizidgebiete (316) in dem ersten und dem zweiten Transistor; Ersetzen der ersten Gateelektrodenstruktur (310) durch eine erste Austauschgatestruktur (310a) mit einem dielektrischen Material mit großem &egr; (323) und einem ersten metallenthaltenden Gateelektrodenmaterial (324), während der zweite Transistor durch eine Maske (321) abgedeckt ist; Entfernen der zweiten Gateelektrodenstruktur (310) auf der Grundlage eines selektiven Ätzprozesses (325), während die erste Austauschgateelektrodenstruktur ebenfalls der Einwirkung des selektiven Ätzprozesses (325) ausgesetzt ist; Bilden einer zweiten Austauschgateelektrodenstruktur mit einem Material mit großem &egr; und einem zweiten metallenthaltenden Gateelektrodenmaterial (326); und Entfernen der Opferschicht (319) über dem ersten Transistor und dem zweiten Transistor unter Anwendung der Ätzstoppschicht (320) als Ätzstopp.

Patent Agency Ranking