公开(公告)号：DE102010030765B4

公开(公告)日：2018-12-27

申请号：DE102010030765

申请日：2010-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KURZ ANDREAS ,  KRONHOLZ STEPHAN

IPC: H01L21/768 ,  H01L23/525 ,  H01L27/06

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst:Bilden einer Isolationsstruktur (103) in einem Halbleiterbasismaterial (101a) derart, dass ein erstes Kontaktgebiet (151) und ein zweites Kontaktgebiet (152) einer elektronischen Sicherung (150) in dem Halbleiterbasismaterial (101a, 102) lateral begrenzt werden, wobei das Halbleiterbasismaterial (101a, 102) eine Vollsubstratkonfiguration mit einem Substratmaterial des Halbleiterbauelements bildet;Bilden einer Vertiefung (153r) in dem Halbleiterbasismaterial (101a, 102) zwischen dem ersten (151) und dem zweiten (152) Kontaktgebiet und Bewahren eines Teils (153a, 153b) des Halbleiterbasismaterials derart, dass Seitenwände der Vertiefung (153r) erzeugt werden;Bilden eines Silizium-enthaltenden Halbleitermaterials (154) in der Vertiefung (153r), wobei das Silizium-enthaltende Halbleitermaterial (154) eine geringere Wärmeleitfähigkeit im Vergleich zu dem Halbleiterbasismaterial (101a, 102) besitzt; undBilden eines Metallsilizidmaterials (154s) in dem ersten und dem zweiten Kontaktgebiet (151, 152) und in dem Silizium-enthaltenden Halbleitermaterial (154) durch Maskieren der bewahrten Bereiche (153a, 153b) des Halbleiterbasismaterials und Bilden des Metallsilizids (154a) in dem Silizium-enthaltenden Halbleitermaterial (154) und dem ersten und dem zweiten Kontaktgebiet (151, 152).

公开(公告)号：DE102011003385B4

公开(公告)日：2015-12-03

申请号：DE102011003385

申请日：2011-01-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BEERNINK GUNDA ,  LENSKI MARKUS ,  SELIGER FRANK ,  RICHTER FRANK

IPC: H01L21/8238

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer ersten Gateelektrodenstruktur über einem ersten aktiven Gebiet und einer zweiten Gateelektrodenstruktur über einem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine dielektrische Deckschicht aufweisen; Bilden eines schützenden Abstandshalters gemeinsam an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur; Bilden eines verformungsinduzierenden Halbleitermaterials in dem ersten aktiven Gebiet in Anwesenheit der ersten Gateelektrodenstruktur, während das zweite aktive Gebiet und die zweite Gateelektrodenstruktur abgedeckt sind; Bilden einer Ätzstoppschicht über dem ersten und dem zweiten aktiven Gebiet nach dem Bilden des verformungsinduzierenden Halbleitermaterials; Bilden eines Füllmaterials über dem ersten und dem zweiten aktiven Gebiet nach dem Bilden der Ätzstoppschicht derart, dass die erste und die zweite Gateelektrodenstruktur lateral eingeschlossen sind und die dielektrischen Deckschichten freiliegen; Entfernen der dielektrischen Deckschichten; und Bilden von Drain- und Sourcegebieten in dem ersten und dem zweiten aktiven Gebiet nach dem Entfernen des Füllmaterials.

公开(公告)号：DE102012204190B3

公开(公告)日：2013-09-19

申请号：DE102012204190

申请日：2012-03-16

Applicant: GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  WASYLUK JOANNA ,  CHOW YEW TUCK

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/16 ,  H01L29/78

Abstract: Bei der Herstellung komplexer Gateelektrodenstrukturen in einer frühen Fertigungsphase werden die Schwellwertspannungseigenschaften auf der Grundlage eines schwellwertspannungseinstellenden Halbleitermaterials mit einer Halbleiterlegierung eingestellt. Um eine gewünschte hohe Bandlückenverschiebung zu erreichen, etwa in Bezug auf eine Silizium/Germaniumlegierung, wird eine moderat hohe Germaniumkonzentration in der Halbleiterlegierung vorgesehen, wobei jedoch an einer Grenzfläche, die mit dem Halbleiterbasismaterial gebildet ist, eine relativ hohe Germaniumkonzentration eingestellt ist, während an einer von der Grenzfläche abgewandten Oberfläche eine geringe Germaniumkonzentration vorgesehen wird. Eine Siliziumschicht wird ferner vor dem Erzeugen eines dielektrischen Gatematerials durch einen Oxidationsprozess vorgesehen.

公开(公告)号：DE102009021487B4

公开(公告)日：2013-07-04

申请号：DE102009021487

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BOSCHKE ROMAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/84 ,  H01L27/12

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Öffnung durch eine vergrabene isolierende Schicht des Halbleiterbauelements, um einen Teil eines kristallinen Materials eines Substrats des Halbleiterbauelements freizulegen; Bilden einer Aussparung in einem Teil des kristallinen Materials durch die Öffnung hindurch, wobei die Aussparung eine größere laterale Abmessung im Vergleich zur Öffnung besitzt; Bilden eines Halbleitermaterials in der Aussparung, wobei zumindest ein Teil des Halbleitermaterials eine Dotierstoffsorte so aufweist, dass ein pn-Übergang mit dem kristallinen Material gebildet wird; und Bilden eines Metallsilizids auf der Grundlage des Halbleitermaterials.

公开(公告)号：DE102011079833A1

公开(公告)日：2013-01-31

申请号：DE102011079833

申请日：2011-07-26

Applicant: GLOBALFOUNDRIES INC

Inventor： OSTERMAY INA ,  KRONHOLZ STEPHAN ,  OTT ANDREAS

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/3065 ,  H01L29/78

Abstract: Bei der Herstellung komplexer Halbleiterbauelemente werden verformungsinduzierende Halbleitermaterialien in die aktiven Gebiete auf der Grundlage von Aussparungen eingebaut, die mittels kristallographisch anisotroper Ätzverfahren hergestellt werden. Um die gewünschte Gleichmäßigkeit für den epitaktischen Aufwachsvorgang und der Transistoreigenschaften zu erreichen, wird eine vergrabene Ätzstoppschicht in den aktiven Gebieten vorgesehen. Beispielsweise kann die vergrabene Ätzstoppschicht unter Anwendung eines Implantationsprozesses eingebaut werden.

公开(公告)号：DE102011004320A1

公开(公告)日：2012-08-23

申请号：DE102011004320

申请日：2011-02-17

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BEERNINK GUNDA ,  LENSKI MARKUS

IPC: H01L21/8238 ,  H01L27/092

Abstract: Bei der Herstellung komplexer Halbleiterbauelemente mit komplementären Transistoren, die eine geringe Gatelänge besitzt, werden die individuellen Transistoreigenschaften auf der Grundlage individuell bereitgestellter Halbleiterlegierungen eingestellt, etwa in Form einer Silizium/Germanium-Legierung für p-Kanaltransistoren und einer Silizium/Phosphorhalbleiterlegierung für n-Kanaltransistoren. Dazu wird ein verbessertes Hartmaskenstrukturierungsschema angewendet, um Kompatibilität mit komplexen Austauschgateverfahren zu schaffen, während unerwünschte Prozessungleichmäßigkeiten insbesondere im Hinblick auf das Entfernen einer dielektrischen Deckschicht vermieden werden.

公开(公告)号：DE102009046877B4

公开(公告)日：2012-06-21

申请号：DE102009046877

申请日：2009-11-19

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  REICHEL CARSTEN ,  GRAETSCHE FALK ,  BAYHA BORIS

IPC: H01L21/8234 ,  H01L27/092

Abstract: Verfahren mit: Bilden einer Oxidschicht auf einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet eines Halbleiterbauelements durch Ausführen eines Nassoxidationsprozesses; Entfernen der Oxidschicht selektiv von dem ersten aktiven Gebiet; Bilden einer Schicht aus Halbleiterlegierung auf dem ersten aktiven Gebiet und Verwenden der Oxidschicht auf dem zweiten aktiven Gebiet als eine Aufwachsmaske; Entfernen der Oxidschicht von dem zweiten aktiven Gebiet; und Bilden einer ersten Gateelektrodenstruktur eines ersten Transistors auf der Schicht aus Halbleiterlegierung und einer zweiten Gateelektrodenstruktur eines zweiten Transistors auf dem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht und ein Metall enthaltendes Gateelektrodenmaterial aufweist und wobei die Gateisolationsschicht ein dielektrisches Material mit großem &egr; enthält.

公开(公告)号：DE102010028464B4

公开(公告)日：2012-03-29

申请号：DE102010028464

申请日：2010-04-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  KESSLER MATTHIAS ,  FEUDEL THOMAS

IPC: H01L21/336 ,  H01L21/762

Abstract: Verfahren mit: Bilden eines Isolationsgrabens in einer Halbleiterschicht eines Halbleiterbauelements unter Anwendung einer Hartmaske, die eine erste Maskenschicht und eine zweite Maskenschicht aufweist; Bilden eines flachen Grabenisolationsgebiets zum Abgrenzen eines aktiven Gebiets in der Halbleiterschicht durch Fällen des Isolationsgrabens mit einem dielektrischen Material und durch Entfernen eines überschüssigen Anteils des dielektrischen Materials durch Ausführen eines Abtragungsprozesses unter Anwendung der zweiten Maskenschicht als eine Stoppschicht; Entfernen der zweiten Maskenschicht derart, dass die erste Maskenschicht freigelegt wird; Ausführen mindestens eines Wannenimplantationsprozesses in Anwesenheit der ersten Maskenschicht; Bilden einer Gateelektrodenstruktur auf dem aktiven Gebiet nach dem Entfernen der ersten Maskenschicht; und Bilden einer verformungsinduzierenden Halbleiterlegierung in einem Teil des aktiven Gebiets.

公开(公告)号：DE102010030768A1

公开(公告)日：2012-01-05

申请号：DE102010030768

申请日：2010-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  JAVORKA PETER ,  BOSCHKE ROMAN

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78

Abstract: In komplexen Halbleiterbauelementen wird eine verformungsinduzierende eingebettete Halbleiterlegierung auf der Grundlage eines kristallographisch anisotropen Ätzprozesses und eines selbstbegrenzenden Abscheideprozesses bereitgestellt, wobei Transistoren, die die eingebettete verformungsinduzierende Halbleiterlegierung nicht erfordern, unmaskiert bleiben, wodurch eine bessere Gleichmäßigkeit im Hinblick auf den gesamten Transistoraufbau erreicht wird. Folglich können bessere Verformungsbedingungen in einer Art an Transistor erreicht werden, wobei generell Schwankungen in den Transistoreigenschaften für jegliche Arten an Transistoren reduziert werden.

公开(公告)号：DE102010029531A1

公开(公告)日：2011-12-01

申请号：DE102010029531

申请日：2010-05-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  JAVORKA PETER ,  WIATR MACIEJ ,  BOSCHKE ROMAN ,  KRUEGER CHRISTIAN

IPC: H01L21/8238 ,  H01L27/092

Abstract: In komplexen Halbleiterbauelementen kann die Defektrate, die typischerweise mit dem Vorsehen eines Silizium/Germaniummaterials in dem aktiven Gebiet von p-Kanaltransistoren verknüpft ist, deutlich verringert werden, indem Kohlenstoff vor oder während des selektiven epitaktischen Aufwachsens des Silizium/Germaniummaterials eingebaut wird. In einigen Ausführungsformen wird die Kohlenstoffsorte während des selektiven Aufwachsprozesses eingebaut, während in anderen Fällen ein Ionenimplantationsprozess angewendet wird. In diesem Falle können bessere Verformungsbedingungen auch in n-Kanaltransistoren geschaffen werden.