公开(公告)号：WO2012177585A3

公开(公告)日：2013-04-25

申请号：PCT/US2012043052

申请日：2012-06-19

Applicant: IBM ,  ANDRY PAUL S ,  FAROOQ MUKTA G ,  HANNON ROBERT ,  IYER SUBRAMANIAN S ,  KINSER EMILY R ,  TSANG CORNELIA K ,  VOLANT RICHARD P

Inventor： ANDRY PAUL S ,  FAROOQ MUKTA G ,  HANNON ROBERT ,  IYER SUBRAMANIAN S ,  KINSER EMILY R ,  TSANG CORNELIA K ,  VOLANT RICHARD P

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L21/76846 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The present disclosure provides a thermo-mechanically reliable copper TSV and a technique to form such TSV during BEOL processing. The TSV constitutes an annular trench which extends through the semiconductor substrate. The substrate defines the inner and outer sidewalls of the trench, which sidewalls are separated by a distance within the range of 5 to 10 microns. A conductive path comprising copper or a copper alloy extends within said trench from an upper surface of said first dielectric layer through said substrate. The substrate thickness can be 60 microns or less. A dielectric layer having interconnect metallization conductively connected to the conductive path is formed directly over said annular trench.

Abstract translation: 本公开提供了热机械可靠的铜TSV和在BEOL处理期间形成这种TSV的技术。 TSV构成延伸穿过半导体衬底的环形沟槽。 衬底限定沟槽的内侧壁和外侧壁，该侧壁分隔5至10微米的距离。 包括铜或铜合金的导电路径从所述第一介电层的上表面通过所述衬底在所述沟槽内延伸。 基板厚度可以为60微米或更小。 具有导电连接到导电路径的互连金属化的电介质层直接形成在所述环形沟槽上。

公开(公告)号：GB2505576B

公开(公告)日：2016-03-23

申请号：GB201318982

申请日：2012-06-19

Applicant: IBM

Inventor： ANDRY PAUL S ,  FAROOQ MUKTA G ,  HANNON ROBERT ,  IYER SUBRAMANIAN S ,  KINSER EMILY R ,  TSANG CORNELIA K ,  VOLANT RICHARD P

IPC: H01L23/48 ,  H01L21/28 ,  H01L21/768

Abstract: The present disclosure provides a thermo-mechanically reliable copper TSV and a technique to form such TSV during BEOL processing. The TSV constitutes an annular trench which extends through the semiconductor substrate. The substrate defines the inner and outer sidewalls of the trench, which sidewalls are separated by a distance within the range of 5 to 10 microns. A conductive path comprising copper or a copper alloy extends within said trench from an upper surface of said first dielectric layer through said substrate. The substrate thickness can be 60 microns or less. A dielectric layer having interconnect metallization conductively connected to the conductive path is formed directly over said annular trench.

公开(公告)号：DE102021131417A1

公开(公告)日：2022-06-30

申请号：DE102021131417

申请日：2021-11-30

Applicant: IBM

Inventor： SAKUMA KATSUYUKI ,  FAROOQ MUKTA GHATE ,  ANDRY PAUL S ,  KASTBERG RUSSELL

IPC: H01L21/60 ,  H01L21/56 ,  H01L21/58 ,  H01L23/488

Abstract: Ein beispielhaftes Verfahren schließt Binden eines Halbleiterchips an ein organisches Laminatsubstrat unter Verwendung von Lötmittel bei einer Bindetemperatur; ohne Abkühlen von der Bindetemperatur auf Raumtemperatur Ausgeben von Unterfüllung zwischen den Halbleiterchip und das organische Laminatsubstrat bei einer Unterfüllung-Ausgabetemperatur; und Härten der Unterfüllung in einem Temperaturbereich über der Unterfüllung-Ausgabetemperatur ein. Ein weiteres beispielhaftes Verfahren schließt Aufbringen eines ersten Lötmittels auf Kontaktfelder eines organischen Laminatsubstrats; Inkontaktbringen eines zweiten Lötmittels auf Säulen eines Halbleiterchips mit dem ersten Lötmittel auf den Kontaktfeldern des organischen Laminatsubstrats; und Lötbinden des Halbleiterchips an das organische Laminatsubstrat ein.

公开(公告)号：CA2828498A1

公开(公告)日：2012-12-27

申请号：CA2828498

申请日：2012-06-19

Applicant: IBM

Inventor： ANDRY PAUL S ,  FAROOQ MUKTA G ,  HANNON ROBERT ,  IYER SUBRAMANIAN S ,  KINSER EMILY R ,  TSANG CORNELIA K ,  VOLANT RICHARD P

IPC: H01L21/28 ,  H01L21/768

Abstract: The present disclosure provides a thermo-mechanically reliable copper TSV and a technique to form such TSV during BEOL processing. The TSV constitutes an annular trench which extends through the semiconductor substrate. The substrate defines the inner and outer sidewalls of the trench, which sidewalls are separated by a distance within the range of 5 to 10 microns. A conductive path comprising copper or a copper alloy extends within said trench from an upper surface of said first dielectric layer through said substrate. The substrate thickness can be 60 microns or less. A dielectric layer having interconnect metallization conductively connected to the conductive path is formed directly over said annular trench.

公开(公告)号：DE112020003670T5

公开(公告)日：2022-06-15

申请号：DE112020003670

申请日：2020-08-19

Applicant: IBM

Inventor： ANDRY PAUL S ,  LEWANDOWSKI ERIC PETER ,  TOTIR DANA ALEXA

IPC: H01M10/0525 ,  H01M10/058

Abstract: Ein Verfahren für ein Bilden einer Dünnschicht-Batterie kann aufweisen: Bilden eines Grabens in einem Substrat, Abscheiden einer Schablone auf einer oberen Oberfläche des Substrats, wobei die Schablone zu dem Graben ausgerichtet ist, Abscheiden einer Kathoden-Schicht in dem Graben, wobei sich die Kathoden-Schicht in einem direkten Kontakt mit der Schablone befindet, sowie Komprimieren der Kathoden-Schicht in den Graben hinein, um eine Dicke der Kathoden-Schicht zu reduzieren. Das Komprimieren der Kathoden-Schicht in den Graben hinein kann ein Anwenden eines isostatischen Drucks auf die Kathoden-Schicht unter Verwendung eines Druckkopfs aufweisen. Das Verfahren kann außerdem aufweisen: Abscheiden einer Elektrolyt-Schicht auf der Oberseite der Kathoden-Schicht, Abscheiden einer Anoden-Schicht auf der Oberseite der Elektrolyt-Schicht sowie Abscheiden einer Anoden-Kollektor-Schicht auf der Oberseite der Anoden-Schicht.

公开(公告)号：GB2491519B

公开(公告)日：2014-03-19

申请号：GB201215987

申请日：2011-01-20

Applicant: IBM

Inventor： ANDRY PAUL S ,  BRUNSCHWILER THOMAS J ,  COLGAN EVAN ,  MAGERLEIN JOHN H

IPC: H01L23/14 ,  H01L23/367 ,  H01L23/473 ,  H01L23/498 ,  H01L25/065 ,  H05K7/20

Abstract: A plurality of heat-dissipating electronic chips are arranged in a vertical chip stack. The electronic chips have electronic components thereon. A cold plate is secured to a back side of the chip stack. A silicon carrier sandwich, defining a fluid cavity, is secured to a front side of the chip stack. An inlet manifold is configured to supply cooling fluid to the cold plate and the fluid cavity of the silicon carrier sandwich. An outlet manifold is configured to receive the cooling fluid from the cold plate and the fluid cavity of the silicon carrier sandwich. The cold plate, the silicon carrier sandwich, the inlet manifold, and the outlet manifold are configured and dimensioned to electrically isolate the cooling fluid from the electronic components. A method of operating an electronic apparatus and a method of manufacturing an electronic apparatus are also disclosed. Single-sided heat removal with double-sided electrical input-output and double-sided heat removal with double-sided electrical input-output are also disclosed.

公开(公告)号：GB2505576A

公开(公告)日：2014-03-05

申请号：GB201318982

申请日：2012-06-19

Applicant: IBM

Inventor： ANDRY PAUL S ,  FAROOQ MUKTA G ,  HANNON ROBERT ,  IYER SUBRAMANIAN S ,  KINSER EMILY R ,  TSANG CORNELIA K ,  VOLANT RICHARD P

IPC: H01L23/48 ,  H01L21/28 ,  H01L21/768

Abstract: The present disclosure provides a thermo-mechanically reliable copper TSV and a technique to form such TSV during BEOL processing. The TSV constitutes an annular trench which extends through the semiconductor substrate. The substrate defines the inner and outer sidewalls of the trench, which sidewalls are separated by a distance within the range of 5 to 10 microns. A conductive path comprising copper or a copper alloy extends within said trench from an upper surface of said first dielectric layer through said substrate. The substrate thickness can be 60 microns or less. A dielectric layer having interconnect metallization conductively connected to the conductive path is formed directly over said annular trench.

公开(公告)号：GB2520905A

公开(公告)日：2015-06-03

申请号：GB201506267

申请日：2013-09-20

Applicant: IBM

Inventor： ANDRY PAUL S ,  BUDD RUSSELL A ,  KNICKERBOCKER JOHN U ,  TRZCINSKI ROBERT E ,  TULIPE DOUGLAS C LA JR

IPC: H01L21/683

Abstract: A method for processing a semiconductor wafer includes applying a release layer to a transparent handler (S11). An adhesive layer, that is distinct from the release layer, is applied between a semiconductor wafer and the transparent handler having the release layer applied thereon (S12). The semiconductor wafer is bonded to the transparent handler using the adhesive layer (S13). The semiconductor wafer is processed while it is bonded to the transparent handler (S14). The release layer is ablated by irradiating the release layer through the transparent handler with a laser (S16). The semiconductor wafer is removed from the transparent handler (S17).

公开(公告)号：DE112012001870T5

公开(公告)日：2014-03-27

申请号：DE112012001870

申请日：2012-06-19

Applicant: IBM

Inventor： FAROOQ MUKTA G ,  HANNON ROBERT ,  VOLANT RICHARD P ,  ANDRY PAUL S ,  IYER SUBRAMANIAN S ,  KINSER EMILY R ,  TSANG CORNELIA K

IPC: H01L21/28 ,  H01L21/768

Abstract: Die vorliegende Offenbarung stellt einen thermo-mechanisch zuverlässigen Kupfer-TSV sowie eine Technik zum Bilden eines derartigen TSV während eines BEOL-Prozessablaufs bereit. Der TSV bildet einen ringförmigen Graben, der sich durch das Halbleitersubstrat hindurch erstreckt. Das Substrat definiert die inneren und äußeren Seitenwände des Grabens, wobei die Seitenwände durch einen Abstand innerhalb des Bereichs von 5 bis 10 Mikrometer separiert sind. Ein leitfähiger Pfad, der Kupfer oder eine Kupfer-Legierung aufweist, erstreckt sich innerhalb des Grabens von einer oberen Fläche der ersten dielektrischen Schicht durch das Substrat hindurch. Die Dicke des Substrats kann 60 Mikrometer oder weniger betragen. Direkt über dem ringförmigen Graben ist eine dielektrische Schicht mit einer Zwischenverbindungsmetallisierung ausgebildet, die mit dem leitfähigen Pfad leitfähig verbunden ist.

公开(公告)号：GB2491519A

公开(公告)日：2012-12-05

申请号：GB201215987

申请日：2011-01-20

Applicant: IBM

Inventor： ANDRY PAUL S ,  BRUNSCHWILER THOMAS J ,  COLGAN EVAN ,  MAGERLEIN JOHN H

IPC: H01L23/14 ,  H01L23/367 ,  H01L23/473 ,  H01L23/498 ,  H01L25/065 ,  H05K7/20

Abstract: A plurality of heat-dissipating electronic chips are arranged in a vertical chip stack. The electronic chips have electronic components thereon. A cold plate is secured to a back side of the chip stack. A silicon earner sandwich, defining a fluid cavity, is secured to a front side of the chip stack. An inlet manifold is configured to supply cooling fluid to the cold plate and the fluid cavity of the silicon carrier sandwich. An outlet manifold is configured to receive the cooling fluid from the cold plate and the fluid cavity of the silicon carrier sandwich. The cold plate, the silicon earner sandwich, the inlet manifold, and the outlet manifold are configured and dimensioned to electrically isolate the cooling fluid from the electronic components. A method of operating an electronic apparatus and a method of manufacturing an electronic apparatus are also disclosed. Single-sided heat removal with double-sided electrical input-output and double-sided heat removal with double-sided electrical input-output are also disclosed.