-
公开(公告)号:DE112020002985T5
公开(公告)日:2022-03-10
申请号:DE112020002985
申请日:2020-06-17
Applicant: IBM
Inventor: LEWANDOWSKI ERIC PETER , NAH JAE-WOONG , YAU JENG-BANG , SORCE PETER JEROME
IPC: H01L21/60 , B82Y10/00 , G06N10/40 , H01L21/58 , H01L23/485 , H01L23/498 , H01L23/50 , H01L39/22
Abstract: Ein Verfahren zum Bilden einer Lötperle (122) schließt Vorbereiten einer Transferform (100), die eine Lötmittelsäule (112) aufweist, die sich von einem Formsubstrat (102) und durch eine erste Photoresistschicht (104) erstreckt und eine Form aufweist, die zum Teil durch eine zweite Photoresistschicht (108) definiert wird, die vor dem Überführen des Lötmittels entfernt wird; Bereitstellen eines Einheitensubstrats (114) mit einer benetzbaren Anschlussfläche (120); Anordnen der Transferform (100) und des Einheitensubstrats (114) in ausgerichtetem Kontakt, so dass die Lötmittelsäule (112) in Kontakt mit der benetzbaren Anschlussfläche (120) steht; Bilden einer metallischen Verbindung zwischen der Lötmittelsäule (112) und der benetzbaren Anschlussfläche (120), z.B. durch ein Kaltschweißverfahren oder ein Aufschmelzverfahren; und Entfernen des Formsubstrats (102) und der ersten Photoresistschicht (104) ein. Das Formsubstrat (102) und die Transferform (100) können flexibel sein. Die Transferform kann wenigstens eines aufweisen von: eine Benetzungsschicht über dem Formsubstrat (402), in welchem Fall eine Säule (112), die Aluminium enthält, aufgebracht und aufgeschmolzen werden kann; eine Keimschicht über dem Formsubstrat (402); und eine nichtbenetzende Schicht über der zweiten Photoresistschicht (408). Das Einheitensubstrat (114, 502) kann ein Durchgangsloch (118, 504) aufweisen und kann ein Interposer sein, der aus Silicium, Glas und/oder organischem Substratmaterial hergestellt ist. Das Verfahren kann ferner Befestigen des Interposers (114, 502) an eine Qubit-Halbleitereinheit (einen supraleitenden Chip) (300, 516) einschließen, wobei die Qubit-Halbleitereinheit (300, 516) einen Josephson-Übergang (304, 518) aufweist und wobei das Befestigen des Interposers (114, 502) an der Qubit-Halbleitereinheit (300, 516) Ausrichten des Lochs (118, 504) durch den Interposer (114, 502) auf den Josephson-Übergang (304, 518) einschließt, um einen Weg zum Zugang zu dem Josephson-Übergang (304, 518), insbesondere für die Durchführung von Einstellungen seiner baueigenen Frequenz, bereitzustellen. Die Lötmittelsäule (122) kann eine aus einer Mehrzahl von Lötmittelsäulen sein, die um das Loch (118) zwischen der Qubit-Halbleitereinheit (300) und dem Interposer (114) gebildet sind, um ein Maß an Wärmeisolation des Josephson-Übergangs (304) bereitzustellen, die eine kreisförmige Wand (200A, 200B) um die Qubits und zwischen dem Interposer (114) und dem supraleitenden Chip (300) bilden, wobei die kreisförmige Wand (200A, 200B) wenigstens eine hindurchgehende Lücke (202) aufweisen kann. Die Lötmittelsäule (122) kann eine aus einer Mehrzahl von Lötmittelsäulen (512) der Transferform sein, einschließlich einer ersten Lötmittelsäule (512) mit einem ersten Durchmesser und einer zweiten Lötmittelsäule (512) mit einem zweiten Durchmesser, wobei der erste Durchmesser größer als der zweite Durchmesser ist. Das Einheitensubstrat (602) kann ein Halbleitersubstrat aufweisen, das eine tiefe Vertiefung (604) aufweist, wobei eine Schaltungskomponente (608) in der tiefen Vertiefung (604) enthalten sein kann. Das Vorbereiten der Transferform (100) kann einschließen: Strukturieren der ersten und der
-
公开(公告)号:DE112020003670T5
公开(公告)日:2022-06-15
申请号:DE112020003670
申请日:2020-08-19
Applicant: IBM
Inventor: ANDRY PAUL S , LEWANDOWSKI ERIC PETER , TOTIR DANA ALEXA
IPC: H01M10/0525 , H01M10/058
Abstract: Ein Verfahren für ein Bilden einer Dünnschicht-Batterie kann aufweisen: Bilden eines Grabens in einem Substrat, Abscheiden einer Schablone auf einer oberen Oberfläche des Substrats, wobei die Schablone zu dem Graben ausgerichtet ist, Abscheiden einer Kathoden-Schicht in dem Graben, wobei sich die Kathoden-Schicht in einem direkten Kontakt mit der Schablone befindet, sowie Komprimieren der Kathoden-Schicht in den Graben hinein, um eine Dicke der Kathoden-Schicht zu reduzieren. Das Komprimieren der Kathoden-Schicht in den Graben hinein kann ein Anwenden eines isostatischen Drucks auf die Kathoden-Schicht unter Verwendung eines Druckkopfs aufweisen. Das Verfahren kann außerdem aufweisen: Abscheiden einer Elektrolyt-Schicht auf der Oberseite der Kathoden-Schicht, Abscheiden einer Anoden-Schicht auf der Oberseite der Elektrolyt-Schicht sowie Abscheiden einer Anoden-Kollektor-Schicht auf der Oberseite der Anoden-Schicht.
-
公开(公告)号:AU2020224954A1
公开(公告)日:2021-09-30
申请号:AU2020224954
申请日:2020-02-11
Applicant: IBM
Abstract: According to an embodiment of the present invention, a method of producing a quantum computer chip includes performing a frequency measurement on a qubit chip bonded to a test interposer chip for qubits on the qubit chip at an operating temperature of the qubit chip. The method further includes pulling the qubit chip apart from the test interposer chip after performing the frequency measurement, and modifying a frequency of a subset of qubits after pulling the qubit chip apart from the test interposer chip. The method further includes bonding the qubit chip to a device interposer chip after modifying the frequency of the subset of qubits.
-
公开(公告)号:CA3143360A1
公开(公告)日:2020-12-24
申请号:CA3143360
申请日:2020-05-13
Applicant: IBM
Inventor: LEWANDOWSKI ERIC PETER , WEBB BUCKNELL , HERTZBERG JARED BARNEY , SANDBERG MARTIN , JINKA OBLESH
Abstract: A thermalization structure is formed using a foil and a low temperature device (LTD). The foil includes a first layer of a first material. The LTD includes a surface from which heat is transferred away from the LTD. A coupling is formed between the foil and the surface of the LTD, where the coupling includes a bond formed between the foil and the surface such that forming the bond forms a set of ridges in the foil, a ridge in the set of ridges operating to dissipate the heat.
-
公开(公告)号:IL288745D0
公开(公告)日:2022-02-01
申请号:IL28874521
申请日:2021-12-07
Applicant: IBM , LEWANDOWSKI ERIC PETER , WEBB BUCKNELL C , HERTZBERG JARED BARNEY , SANDBERG MARTIN O , JINKA OBLESH
Inventor: LEWANDOWSKI ERIC PETER , WEBB BUCKNELL C , HERTZBERG JARED BARNEY , SANDBERG MARTIN O , JINKA OBLESH
IPC: G06N10/00 , H01L23/367 , H01L23/373 , H01L23/44 , H01L23/488 , H01L39/24
Abstract: A thermalization structure is formed using a foil and a low temperature device (LTD). The foil includes a first layer of a first material. The LTD includes a surface from which heat is transferred away from the LTD. A coupling is formed between the foil and the surface of the LTD, where the coupling includes a bond formed between the foil and the surface such that forming the bond forms a set of ridges in the foil, a ridge in the set of ridges operating to dissipate the heat.
-
公开(公告)号:AU2020297854A1
公开(公告)日:2021-10-14
申请号:AU2020297854
申请日:2020-05-13
Applicant: IBM
Inventor: LEWANDOWSKI ERIC PETER , WEBB BUCKNELL , HERTZBERG JARED BARNEY , SANDBERG MARTIN , JINKA OBLESH
IPC: H01L23/44
Abstract: A thermalization structure is formed using a foil and a low temperature device (LTD). The foil includes a first layer of a first material. The LTD includes a surface from which heat is transferred away from the LTD. A coupling is formed between the foil and the surface of the LTD, where the coupling includes a bond formed between the foil and the surface such that forming the bond forms a set of ridges in the foil, a ridge in the set of ridges operating to dissipate the heat.
-
-
-
-
-