-
公开(公告)号：US6437252B2
公开(公告)日：2002-08-20
申请号：US74145500
申请日：2000-12-19
Applicant: IBM
Inventor： REHM SIMONE , FRECH ROLAND , KLINK ERICH , VIRAG HELMUT , WINKEL THOMAS-MICHAEL , BECKER WIREN , CHAMBERLIN BRUCE , MA WAI
CPC classification number: H05K1/113 , H05K1/0231 , H05K1/115 , H05K3/429 , H05K2201/09472 , H05K2201/0979 , H05K2201/10522 , H05K2201/10636 , Y02P70/611 , Y10T29/4913
Abstract: Described is a method for minimizing switching noise in the high- and mid-frequency range on printed circuit cards or boards by means of a plurality of surface mounted decoupling capacitors. A novel configuration and implementation of capacitor pads including the connecting vias is also presented. As a result the parasitic inductance of the pads and vias can be significantly reduced. Thus the effectiveness of the decoupling capacitors in the mid and high frequency range can be increased, the voltage drop can be reduced and the system performance can be increased. Several design rules for the new pad via configuration lead to the significant reduction of the parasitic inductance. The proposal is especially important for high integrated system designs on boards and cards combined with increased cycle times.
Abstract translation: 描述了一种通过多个表面安装的去耦电容器来最小化印刷电路板或板上的高频和中频范围内的开关噪声的方法。 还介绍了包括连接通孔的电容器焊盘的新颖配置和实现。 结果，焊盘和通孔的寄生电感可以显着降低。 因此，可以提高中高频区域中的去耦电容器的有效性，可以降低电压降并且可以提高系统性能。 新焊盘通过配置的几个设计规则导致寄生电感的显着减少。 该建议对于板卡和卡上的高集成系统设计以及增加的周期时间尤其重要。
-
公开(公告)号：DE112018003635B4
公开(公告)日：2021-05-06
申请号：DE112018003635
申请日：2018-09-26
Applicant: IBM
Inventor： HEJASE JOSE ALE , BECKER WIREN , DREPS DANIEL , CHUN SUNGJUN , BEAMAN BRIAN
Abstract: Verfahren, wobei das Verfahren aufweist:Bereitstellen eines Körpers (102) für einen Hybridkontaktflächengitter-Array-Verbinder, wobei der Körper (102) eine erste Mehrzahl von Löchern (104) und eine zweite Mehrzahl von Löchern (106, 402) enthält;Abscheiden einer leitfähigen Schicht (208, 210) auf einer oberen Fläche des Körpers (102), einer unteren Fläche des Körpers (102) und auf Wandflächen der ersten Mehrzahl von Löchern (104), wobei die obere Fläche des Körpers (102) mit der unteren Fläche des Körpers (102) elektrisch übereinstimmt;Entfernen der leitfähigen Schicht (208, 210) von Wandflächen eines ersten Teilsatzes (202) der ersten Mehrzahl von Löchern (104); undEntfernen eines Abschnitts der leitfähigen Schicht (208, 210) auf der oberen Fläche des Körpers (102) und der unteren Fläche des Körpers (102) aus einem Bereich (206), der den ersten Teilsatz (202) der ersten Mehrzahl von Löchern (104) umgibt.
-
公开(公告)号：DE112018003635T5
公开(公告)日：2020-04-16
申请号：DE112018003635
申请日：2018-09-26
Applicant: IBM
Inventor： HEJASE JOSE ALE , BECKER WIREN , DREPS DANIEL , CHUN SUNGJUN , BEAMAN BRIAN
IPC: H01R12/00
Abstract: Ausführungsformen der vorliegenden Erfindung enthalten ein Verfahren zum Fertigen eines Hybridkontaktflächengitter-Array-Verbinders und der resultierenden Strukturen. Ein Körper wird bereitgestellt. Der Körper enthält eine erste Mehrzahl von Löchern und eine zweite Mehrzahl von Löchern. Eine leitfähige Schicht wird auf der oberen und der unteren Fläche des Körpers und den Wandflächen der ersten Mehrzahl von Löchern abgeschieden, was dazu führt, dass die obere und die untere Fläche elektrisch übereinstimmen. Die leitfähige Schicht wird von den Wandflächen eines ersten Teilsatzes der ersten Mehrzahl von Löchern entfernt. Ein Abschnitt der leitfähigen Schicht wird von der oberen Fläche des Körpers und der unteren Fläche des Körpers aus einem Bereich entfernt, der den ersten Teilsatz der ersten Mehrzahl von Löchern umgibt.
-
-
Search Results
3
records
(took 0.016 seconds)
