公开(公告)号：EP2380199A4

公开(公告)日：2012-02-29

申请号：EP09835568

申请日：2009-12-15

Applicant: IBM

Inventor： BOTULA ALAN B ,  NOWAK EDWARD J

IPC: H03K17/693 ,  H01L27/12 ,  H01P1/15

CPC classification number: H01L27/1203 ,  H01L27/0218 ,  H01P1/15 ,  H03K17/693 ,  H03K2217/0018

公开(公告)号：DE112011102071T5

公开(公告)日：2013-03-21

申请号：DE112011102071

申请日：2011-07-28

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  BOTULA ALAN B ,  SLINKMAN JAMES A ,  WOLF RANDY L

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/02 ,  H01L27/06 ,  H01L27/12

Abstract: Ein Verfahren, ein integrierter Schaltkreis und eine Entwurfsstruktur umfassen eine Siliciumsubstratschicht (102), welche Grabenstrukturen (106) und eine Implantation ionischer Verunreinigungen (108) aufweist. Auf der Siliciumsubstratschicht wird eine Isolatorschicht (110) angebracht und mit ihr verbunden. Die Isolatorschicht (110) füllt die Grabenstrukturen (106). Auf der vergrabenen Isolatorschicht (110) wird eine Schaltungsschicht angebracht und mit ihr verbunden. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise (112) auf, die durch passive Strukturen (114) voneinander getrennt sind. Die Grabenstrukturen (106) werden zwischen den Gruppen aktiver Schaltkreise (112) platziert, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird. Folglich sind die Grabenstrukturen (106) unter den passiven Strukturen (114) und sie sind nicht unter den Gruppen der Schaltkreise, wenn die Struktur integrierter Schaltkreis in der Ansicht von oben betrachtet wird.

公开(公告)号：WO2014077936A3

公开(公告)日：2014-07-24

申请号：PCT/US2013057962

申请日：2013-09-04

Applicant: IBM

Inventor： BOTULA ALAN B ,  JAFFE MARK D ,  JOSEPH ALVIN J ,  PHELPS RICHARD A ,  SLINKMAN JAMES ,  WOLF RANDY L

IPC: H01L27/12 ,  H01L21/762

CPC classification number: H01L29/0603 ,  H01L21/26513 ,  H01L21/7624 ,  H01L21/84 ,  H01L22/14 ,  H01L22/20 ,  H01L27/1203 ,  H01L29/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A silicon device 100 includes an active silicon layer 106, a buried oxide (BOX) layer 104 beneath the active silicon layer 106 and a high-resistivity silicon layer 102 beneath the BOX layer. The device also includes a harmonic suppression layer 110 at a boundary of the BOX layer 104 and the high-resistivity silicon layer 102.

Abstract translation: 硅器件100包括有源硅层106，有源硅层106下方的掩埋氧化物（BOX）层104和BOX层下面的高电阻率硅层102。 该装置还包括在BOX层104和高电阻率硅层102的边界处的谐波抑制层110。

公开(公告)号：WO2011066035A3

公开(公告)日：2011-07-28

申请号：PCT/US2010050805

申请日：2010-09-30

Applicant: IBM ,  BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN J ,  JOSEPH ALVIN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

Inventor： BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN J ,  JOSEPH ALVIN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

IPC: H01L27/12

CPC classification number: H01L29/78603 ,  H01L21/84 ,  H01L27/1203

Abstract: Disclosed is semiconductor structure (100) with an insulator layer (120) on a semiconductor substrate (110) and a device layer (130) is on the insulator layer. The substrate (110) is doped with a relatively low dose of a dopant (111) having a given conductivity type such that it has a relatively high resistivity. Additionally, a portion (102) of the semiconductor substrate immediately adjacent to the insulator layer can be doped with a slightly higher dose of the same dopant (111), a different dopant (112) having the same conductivity type or a combination thereof (111 and 112). Optionally, micro-cavities (122, 123) are created within this same portion (102) so as to balance out any increase in conductivity with a corresponding increase in resistivity. Increasing the dopant concentration at the semiconductor substrate-insulator layer interface raises the threshold voltage (Vt) of any resulting parasitic capacitors and, thereby reduces harmonic behavior. Also disclosed herein are embodiments of a method and a design structure for such a semiconductor structure.

Abstract translation: 公开了在半导体衬底（110）上具有绝缘体层（120）并且器件层（130）位于绝缘体层上的半导体结构（100）。 衬底（110）掺杂有相对低剂量的具有给定导电类型的掺杂剂（111），使得其具有相对高的电阻率。 此外，紧邻绝缘体层的半导体衬底的一部分（102）可以用稍高剂量的相同掺杂剂（111），具有相同导电类型的不同掺杂剂（112）或其组合（111 和112）。 可选地，在该相同部分（102）内形成微腔（122,123），以平衡电导率的任何增加以及电阻率的相应增加。 增加半导体衬底 - 绝缘体层界面处的掺杂剂浓度提高了任何得到的寄生电容器的阈值电压（Vt），从而降低了谐波行为。 在此还公开了用于这种半导体结构的方法和设计结构的实施例。

公开(公告)号：DE112010004612B4

公开(公告)日：2014-02-13

申请号：DE112010004612

申请日：2010-09-30

Applicant: IBM

Inventor： ELLIS-MONAGHAN JOHN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  BOTULA ALAN B ,  JOSEPH ALVIN J ,  SLINKMAN JAMES A

IPC: H01L27/12 ,  G06F17/50 ,  H01L21/265 ,  H01L21/84

Abstract: Halbleiterstruktur (100), aufweisend: ein Halbleitersubstrat (110) eines bestimmten Leitungstyps mit einer ersten Fläche (114) und einer zweiten Fläche (115) oberhalb der ersten Fläche (114), wobei das Halbleitersubstrat (110) Folgendes aufweist: einen der ersten Fläche (114) benachbarten ersten Teil (101), der einen Dotanden (111) des bestimmten Leitungstyps in einer ersten Konzentration aufweist; und einen zweiten Teil (102), der sich von dem ersten Teil (101) bis zu der zweiten Fläche (115) erstreckt und Folgendes aufweist: eine Vielzahl Mikrokavitäten (122); und in einer zweiten Konzentration, die größer als die erste Konzentration ist, irgendeines des Folgenden: einen gleichen Dotanden (111) wie in dem ersten Teil (101), einen von dem ersten Teil (101) verschiedenen Dotanden (112), wobei der verschiedene Dotand (112) den bestimmten Leitungstyp aufweist, und eine Kombination des gleichen Dotanden (111) und des verschiedenen Dotanden (112); und eine der zweiten Fläche (115) benachbarte Isolatorschicht (120).

公开(公告)号：GB2495464A

公开(公告)日：2013-04-10

申请号：GB201302640

申请日：2011-07-28

Applicant: IBM

Inventor： BOTULA ALAN B ,  JOSEPH ALVIN ,  SLINKMAN JAMES A ,  WOLF RANDY LEE

IPC: H01L27/06 ,  H01L21/762 ,  H01L21/84 ,  H01L27/02 ,  H01L27/12

Abstract: A method, integrated circuit and design structure includes a silicon substrate layer (102) having trench structures (106) and an ion impurity implant (108). An insulator layer (110) is positioned on and contacts the silicon substrate layer. The insulator layer (110) fills the trench structures (106). A circuitry layer is positioned on and contacts the buried insulator layer (110). The circuitry layer comprises groups of active circuits (112) separated by passive structures (114). The trench structures (106) are positioned between the groups of active circuits (112) when the integrated circuit structure is viewed from the top view. Thus, the trench structures (106) are below the passive structures (114) and are not below the groups of circuits when the integrated circuit structure is viewed from the top view.

公开(公告)号：GB2487860B

公开(公告)日：2014-08-27

申请号：GB201206521

申请日：2010-09-30

Applicant: IBM

Inventor： BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN ,  JOSEPH ALVIN ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

IPC: H01L27/12

Abstract: Disclosed is semiconductor structure with an insulator layer on a semiconductor substrate and a device layer is on the insulator layer. The substrate is doped with a relatively low dose of a dopant having a given conductivity type such that it has a relatively high resistivity. Additionally, a portion of the semiconductor substrate immediately adjacent to the insulator layer can be doped with a slightly higher dose of the same dopant, a different dopant having the same conductivity type or a combination thereof. Optionally, micro-cavities are created within this same portion so as to balance out any increase in conductivity with a corresponding increase in resistivity. Increasing the dopant concentration at the semiconductor substrate-insulator layer interface raises the threshold voltage (Vt) of any resulting parasitic capacitors and, thereby reduces harmonic behavior. Also disclosed herein are embodiments of a method and a design structure for such a semiconductor structure.

公开(公告)号：GB2495464B

公开(公告)日：2013-09-04

申请号：GB201302640

申请日：2011-07-28

Applicant: IBM

Inventor： BOTULA ALAN B ,  JOSEPH ALVIN ,  SLINKMAN JAMES A ,  WOLF RANDY LEE

IPC: H01L27/06 ,  H01L21/762 ,  H01L21/84 ,  H01L27/02 ,  H01L27/12

公开(公告)号：DE112010004612T5

公开(公告)日：2013-01-24

申请号：DE112010004612

申请日：2010-09-30

Applicant: IBM

Inventor： ELLIS-MONAGHAN JOHN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  BOTULA ALAN B ,  JOSEPH ALVIN J ,  SLINKMAN JAMES A

IPC: H01L27/12

Abstract: Es wird eine Halbleiterstruktur (100) mit einer Isolatorschicht (120) auf einem Halbleitersubstrat (110) und einer Nutzschicht (130) auf der Isolatorschicht beschrieben. Das Substrat (110) ist mit einer relativ geringen Dosis eines Dotanden (111) eines bestimmten Leitungstyps dotiert, sodass es einen relativ hohen spezifischen Widerstand aufweist. Außerdem kann ein der Isolatorschicht unmittelbar benachbarter Teil (102) des Halbleitersubstrats mit einer geringfügig höheren Dosis desselben Dotanden (111), eines verschiedenen Dotanden (112) desselben Leitungstyps oder deren Kombination (111 und 112) dotiert werden. Wahlweise werden innerhalb desselben Teils (102) Mikrokavitäten (122, 123) erzeugt, um eine Erhöhung der Leitfähigkeit durch eine entsprechende Erhöhung des spezifischen Widerstands zu kompensieren. Durch die Erhöhung der Dotandenkonzentration an der Grenzfläche Halbleitersubstrat/Isolatorschicht steigt die Schwellenspannung (Vt) von entstehenden parasitären Kapazitäten an, wodurch das Oberschwingungsverhalten verringert wird. Ferner werden hierin auch Ausführungsformen eines Verfahrens und einer Entwurfsstruktur für eine solche Halbleiterstruktur beschrieben.

公开(公告)号：GB2487860A

公开(公告)日：2012-08-08

申请号：GB201206521

申请日：2010-09-30

Applicant: IBM

Inventor： BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN ,  JOSEPH ALVIN ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

IPC: H01L27/12

Abstract: Disclosed is semiconductor structure (100) with an insulator layer (120) on a semiconductor substrate (110) and a device layer (130) is on the insulator layer. The substrate (110) is doped with a relatively low dose of a dopant (111) having a given conductivity type such that it has a relatively high resistivity. Additionally, a portion (102) of the semiconductor substrate immediately adjacent to the insulator layer can be doped with a slightly higher dose of the same dopant (111), a different dopant (112) having the same conductivity type or a combination thereof (111 and 112). Optionally, micro-cavities (122, 123) are created within this same portion (102) so as to balance out any increase in conductivity with a corresponding increase in resistivity. Increasing the dopant concentration at the semiconductor substrate-insulator layer interface raises the threshold voltage (Vt) of any resulting parasitic capacitors and, thereby reduces harmonic behavior. Also disclosed herein are embodiments of a method and a design structure for such a semiconductor structure.