公开(公告)号：EP1658639A4

公开(公告)日：2009-09-30

申请号：EP04777467

申请日：2004-07-01

Applicant: IBM

Inventor： KHATER MARWAN H ,  DUNN JAMES S ,  HARAME DAVID L ,  JOSEPH ALVIN J ,  LIU QIZHI ,  PAGETTE FRANCOIS ,  ST ONGE STEPHEN A ,  STRICKER ANDREAS D

IPC: H01L29/732 ,  H01L21/331 ,  H01L29/10 ,  H01L29/737

CPC classification number: H01L29/66287 ,  H01L29/1004 ,  H01L29/66242 ,  H01L29/732 ,  H01L29/7378

公开(公告)号：EP1979932A4

公开(公告)日：2012-03-14

申请号：EP07710130

申请日：2007-01-15

Applicant: IBM

Inventor： ERTURK METE ,  GROVES ROBERT A ,  JOHNSON JEFFREY B ,  JOSEPH ALVIN J ,  LIU QIZHI ,  SPROGIS EDMUND J ,  STAMPER ANTHONY K

IPC: H01L21/77 ,  H01L21/302 ,  H01L21/306 ,  H01L21/768 ,  H01L23/48

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：EP1794806A4

公开(公告)日：2011-06-29

申请号：EP05798479

申请日：2005-09-20

Applicant: IBM

Inventor： GEISS PETER J ,  GRAY PETER B ,  JOSEPH ALVIN J ,  LIU QIZHI

IPC: H01L31/072

CPC classification number: H01L29/0821 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/66242 ,  H01L29/66318

公开(公告)号：EP2449580A4

公开(公告)日：2014-08-06

申请号：EP10800212

申请日：2010-06-03

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  MALLADI RAMANA M ,  SLINKMAN JAMES A

IPC: H01L21/331 ,  G06F17/50 ,  H01L21/762 ,  H01L21/8249 ,  H01L29/66 ,  H01L29/732

CPC classification number: H01L29/66272 ,  G06F17/5009 ,  G06F17/5036 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/31111 ,  H01L21/76224 ,  H01L21/76229 ,  H01L21/76232 ,  H01L21/8249 ,  H01L27/0207 ,  H01L29/7322 ,  Y02P90/265

公开(公告)号：EP1644973A4

公开(公告)日：2009-03-04

申请号：EP04755817

申请日：2004-06-22

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  LIU QIZHI

IPC: H01L21/8222 ,  H01L21/331 ,  H01L21/8249 ,  H01L27/06 ,  H01L27/082 ,  H01L29/10 ,  H01L29/732

CPC classification number: H01L29/66287 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/732

Abstract: A high fT and fmax bipolar transistor (100) includes an emitter (104), a base (120), and a collector (116). The emitter has a lower portion (108) and an upper portion (1.12) that extends beyond the lower portion. The base includes an intrinsic base (140) and an extrinsic base (144). The intrinsic base is located between the lower portion of the emitter and the collector. The extrinsic base extends from the lower portion of the emitter beyond the upper portion of the emitter and includes a continuous conductor (148) that extends from underneath the upper portion of the emitter and out from underneath the upper portion of the emitter. The continuous conductor provides a low electrical resistance path from a base contact (not shown) to the intrinsic base. The transistor may include a second conductor (152) that does not extend underneath the upper portion of the emitter, but which further reduces the electrical resistance through the extrinsic base.

公开(公告)号：EP1754253A4

公开(公告)日：2008-10-22

申请号：EP05736453

申请日：2005-04-06

Applicant: IBM

Inventor： GEISS PETER J ,  JOSEPH ALVIN J ,  LIU QZHI ,  ORNER BRADLEY A

IPC: H01L21/331 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/10

CPC classification number: H01L29/0804 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/66287

Abstract: Disclosed is a bipolar complementary metal oxide semiconductor (BiCMOS) or NPN/PNP device that has a collector (112), an intrinsic base (118) above the collector, shallow trench isolation regions (114) adjacent the collector, a raised extrinsic base (202) above the intrinsic base, a T-shaped emitter (800) above the extrinsic base, spacers (700) adjacent the emitter, and a silicide (400) layer that is separated from the emitter by the spacers.

公开(公告)号：WO2006034355A2

公开(公告)日：2006-03-30

申请号：PCT/US2005033851

申请日：2005-09-20

Applicant: IBM ,  GEISS PETER J ,  GRAY PETER B ,  JOSEPH ALVIN J ,  LIU QIZHI

Inventor： GEISS PETER J ,  GRAY PETER B ,  JOSEPH ALVIN J ,  LIU QIZHI

IPC: H01L31/109

CPC classification number: H01L29/0821 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/66242 ,  H01L29/66318

Abstract: A heterobipolar transistor (HBT) for high-speed BiCMOS applications is provided in which the collector resistance, Rc, is lowered by providing a buried refractory metal silicide layer underneath the shallow trench isolation region on the subcollector of the device. Specifically, the HBT of the present invention includes a substrate (12) including at least a subcollector (13); a buried refractory metal silicide layer (28) located on the subcollector; and a shallow trench isolation region (30) located on a surface of the buried refractory metal silicide layer. The present invention also provides a method of fabricating such a HBT. The method includes forming a buried refractory metal silicide underneath the shallow trench isolation region on the subcollector of the device.

Abstract translation: 提供了用于高速BiCMOS应用的异步双极晶体管（HBT），其中通过在器件的子集电极上的浅沟槽隔离区域的下面提供掩埋难熔金属硅化物层来降低集电极电阻Rc。 具体地，本发明的HBT包括至少包括子集电极（13）的基板（12）。 位于子集电极上的埋置难熔金属硅化物层（28）; 以及位于所述埋入难熔金属硅化物层的表面上的浅沟槽隔离区域（30）。 本发明还提供一种制造这种HBT的方法。 该方法包括在器件的子集电极上的浅沟槽隔离区域的下面形成埋置难熔金属硅化物。

公开(公告)号：WO2005104680A3

公开(公告)日：2007-07-05

申请号：PCT/US2005011711

申请日：2005-04-06

Applicant: IBM ,  GEISS PETER J ,  JOSEPH ALVIN J ,  LIU QZHI ,  ORNER BRADLEY A

Inventor： GEISS PETER J ,  JOSEPH ALVIN J ,  LIU QZHI ,  ORNER BRADLEY A

IPC: H01L31/072 ,  H01L21/331 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/10

CPC classification number: H01L29/0804 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/66287

Abstract: Disclosed is a bipolar complementary metal oxide semiconductor (BiCMOS) or NPN/PNP device that has a collector (112), an intrinsic base (118) above the collector, shallow trench isolation regions (114) adjacent the collector, a raised extrinsic base (202) above the intrinsic base, a T-shaped emitter (800) above the extrinsic base, spacers (700) adjacent the emitter, and a silicide (400) layer that is separated from the emitter by the spacers.

Abstract translation: 公开了一种双极互补金属氧化物半导体（BiCMOS）或NPN / PNP器件，其具有集电极（112），集电极上方的本征基极（118），与集电极相邻的浅沟槽隔离区域（114），凸起的外部基极 202），在外部基极之上的T形发射极（800），与发射极相邻的间隔物（700）以及通过间隔物与发射极分离的硅化物（400）层。

公开(公告)号：DE112011101373B4

公开(公告)日：2015-12-31

申请号：DE112011101373

申请日：2011-05-17

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  STRICKER ANDREAS D ,  HARAME DAVID L ,  DAHLSTROM MATTIAS E ,  GRAY PETER B ,  HERRIN RUSSELL T ,  CAMILLO-CASTILLO RENATA

IPC: H01L21/331 ,  H01L29/10 ,  H01L29/732 ,  H01L29/737

Abstract: Verfahren zur Bildung eines Transistors, aufweisend: Bilden einer intrinsischen Basisschicht (120) auf einer Oberseite eines Halbleitersubstrats (101); Bilden einer dielektrischen Schicht (130) auf der intrinsischen Basisschicht; Bilden einer extrinsischen Basisschicht (140) auf der dielektrischen Schicht; Bilden mindestens einer zweiten dielektrischen (302) Schicht auf der extrinsischen Basisschicht; Bilden einer Öffnung (315), die durch die mindestens eine zweite dielektrische Schicht zu der extrinsischen Basisschicht verläuft, wobei die Öffnung eine erste vertikale Seitenwand (306) aufweist; Bilden einer Seitenwand-Abstandsopferschicht (307) auf der ersten vertikalen Seitenwand; Bilden einer dielektrischen Opferschicht (309) auf einer freiliegenden Fläche der extrinsischen Basisschicht benachbart zu der Seitenwand-Abstandsopferschicht; selektives Entfernen der Seitenwand-Abstandsopferschicht; Bilden, zwischen der ersten vertikalen Seitenwand und der dielektrischen Opferschicht, eines Grabens (170), der durch die extrinsische Basisschicht und die erste dielektrische Schicht zu der intrinsischen Basisschicht verläuft, derart, dass der Graben an einen Umfang der Öffnung angepasst ist und eine zweite vertikale Seitenwand (175) aufweist, die direkt unter der ersten vertikalen Seitenwand mit dieser ausgerichtet ist; Bilden eines leitenden Streifens (150) innerhalb des Grabens benachbart zu der Seitenwand derart, dass der leitende Streifen die intrinsische Basisschicht mit der extrinsischen Basisschicht elektrisch verbindet; nach dem Bilden des leitenden Streifens, Bilden eines ersten Abschnitts (161) einer dielektrischen Abstandsschicht auf der ersten vertikalen Seitenwand (306), und der mindestens eine Oberseite des leitenden Streifens bedeckt; ...

公开(公告)号：DE112010004612B4

公开(公告)日：2014-02-13

申请号：DE112010004612

申请日：2010-09-30

Applicant: IBM

Inventor： ELLIS-MONAGHAN JOHN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  BOTULA ALAN B ,  JOSEPH ALVIN J ,  SLINKMAN JAMES A

IPC: H01L27/12 ,  G06F17/50 ,  H01L21/265 ,  H01L21/84

Abstract: Halbleiterstruktur (100), aufweisend: ein Halbleitersubstrat (110) eines bestimmten Leitungstyps mit einer ersten Fläche (114) und einer zweiten Fläche (115) oberhalb der ersten Fläche (114), wobei das Halbleitersubstrat (110) Folgendes aufweist: einen der ersten Fläche (114) benachbarten ersten Teil (101), der einen Dotanden (111) des bestimmten Leitungstyps in einer ersten Konzentration aufweist; und einen zweiten Teil (102), der sich von dem ersten Teil (101) bis zu der zweiten Fläche (115) erstreckt und Folgendes aufweist: eine Vielzahl Mikrokavitäten (122); und in einer zweiten Konzentration, die größer als die erste Konzentration ist, irgendeines des Folgenden: einen gleichen Dotanden (111) wie in dem ersten Teil (101), einen von dem ersten Teil (101) verschiedenen Dotanden (112), wobei der verschiedene Dotand (112) den bestimmten Leitungstyp aufweist, und eine Kombination des gleichen Dotanden (111) und des verschiedenen Dotanden (112); und eine der zweiten Fläche (115) benachbarte Isolatorschicht (120).