公开(公告)号：WO2014033567A1

公开(公告)日：2014-03-06

申请号：PCT/IB2013056276

申请日：2013-07-31

Applicant: IBM ,  IBM JAPAN ,  IBM RES GMBH

Inventor： DESPONT MICHEL ,  GROGG DANIEL ,  HAGLEITNER CHRISTOPH ,  PU YU

IPC: H03K19/02

CPC classification number: H03K19/02 ,  H03K19/20

Abstract: The invention refers to a dynamic logic gate comprising a nano-electro-mechanical- switch, preferably a four-terminal-nano-electro-mechanical-switch. The invention further refers to dynamic logic cascade circuits comprising such a dynamic logic gate. In particular, embodiments of the invention concern dynamic logic cascade circuits comprising single or dual rail dynamic logic gates.

Abstract translation: 本发明涉及一种包括纳米机电开关，优选四端子纳米机电开关的动态逻辑门。 本发明还涉及包括这种动态逻辑门的动态逻辑级联电路。 特别地，本发明的实施例涉及包括单轨或双轨动态逻辑门的动态逻辑级联电路。

公开(公告)号：GB2523342A

公开(公告)日：2015-08-26

申请号：GB201403019

申请日：2014-02-20

Applicant: IBM

Inventor： ANGERER CHRISTOPH MARTIN ,  BEKAS KONSTANTINOS ,  DRAGONE SILVIO ,  POLIG RAPHAEL ,  HAGLEITNER CHRISTOPH ,  CURIONI ALESSANDRO

IPC: G06F17/12

Abstract: Conjugate gradient solver apparatus 2 is provided for generating data defining a solution vector x for a linear system represented by Ax = b where A is a predetermined matrix and b is a predetermined vector. Solver circuitry 6 of the apparatus processes input data, defining said matrix A and vector b, in accordance with an iterative conjugate gradient method to generate said data defining the solution vector x. The solver circuitry is adapted to process data items, corresponding to vectors used in said conjugate gradientmethod, having a variable fixed-point data format. A precision controller 7 of the apparatus determines the fixed-point data formats of respective said data items adaptively during progress of the conjugate gradient method in the solver circuitry 6. The solver apparatus may be implemented by a field programmable gate array (FPGA). The adaptive fixed-point format variation allows good results to be achieved while exploiting the simple, fast, and power-efficient operations available with fixed-point processing.

公开(公告)号：GB2511072A

公开(公告)日：2014-08-27

申请号：GB201303130

申请日：2013-02-22

Applicant: IBM

Inventor： ATASU KUBILAY ,  POLIG RAPHAEL ,  REISS FREDERICK RALPH ,  HAGLEITNER CHRISTOPH

IPC: G06F17/11

Abstract: The invention relates to a non-deterministic finite state machine module (1) for use in a regular expression matching system, comprising a computational unit (2) implementing a non-deterministic finite state machine representing a regular expression, wherein the computational unit (2) is configured to receive an input data stream (cur_input), in which the occurrence of the regular expression shall be determined, and an activation signal. The computational unit (2) processes the input data stream (cur_input) with respect to the implemented non-deterministic finite state machine depending on the activation signal and provides branch data outputs for initializing another non-deterministic finite state machine module in case the processing of an element of the input data stream (cur_input) according to the provided non-deterministic finite state machine results in a branching of the processing thread. Also claimed is a routing method for use with a plurality of the modules.

公开(公告)号：DE112011102203B4

公开(公告)日：2021-09-30

申请号：DE112011102203

申请日：2011-06-08

Applicant: IBM

Inventor： DESPONT MICHEL ,  HAGLEITNER CHRISTOPH ,  POZIDIS CHARALAMPOS ,  SEBASTIAN ABU

IPC: H01H59/00 ,  H01H47/00

Abstract: Elektromechanische Schaltereinheit (100, 200), aufweisend:einen ersten Schalterteil (111, 112, 211, 212), einen zweiten Schalterteil (121, 122, 220) und eine Aktoreinheit (130, 230),wobei die Aktoreinheit (130, 230) so ausgebildet ist, dass sie eine Betätigungskraft bereitstellt, wodurch sie den ersten und den zweiten Schalterteil (111, 112, 121, 122, 211, 212, 220) relativ zueinander betätigt, um von einem getrennten in einen verbundenen Zustand zu wechseln,wobei der erste Schalterteil (111, 112, 211, 212) eine Balkenstruktur (112, 212) mit einem auf der Balkenstruktur (112, 212) angeordneten Kontaktelement (111, 211) aufweist, wobei der zweite Schalterteil (121, 122, 220) mindestens ein weiteres auf einem Substrat (5) angeordnetes Kontaktelement (121, 122, 220) aufweist,wobei die Aktoreinheit (130, 230) ferner so ausgebildet ist, dass sie die Betätigungskraft, zumindest wenn sich der erste und der zweite Schalterteil (111, 112, 121, 122, 211, 212, 220) im verbundenen Zustand befinden, mit einer Modulation beaufschlagt undwobei die Betätigungskraft mit einer vordefinierten Schaltfrequenz intermittierend bereitgestellt wird und die vordefinierte Schaltfrequenz durch ein Taktsignal gesteuert wird.

公开(公告)号：IT201600072154A1

公开(公告)日：2018-01-11

申请号：IT201600072154

申请日：2016-07-11

Applicant: IBM

Inventor： OGGIONI STEFANO ,  DRAGONE SILVIO ,  HAGLEITNER CHRISTOPH

公开(公告)号：GB2523341A

公开(公告)日：2015-08-26

申请号：GB201403018

申请日：2014-02-20

Applicant: IBM

Inventor： ANGERER CHRISTOPH MARTIN ,  BEKAS KONSTANTINOS ,  DRAGONE SILVIO ,  GIEFERS HEINER ,  POLIG RAPHAEL ,  HAGLEITNER CHRISTOPH ,  CURIONI ALESSANDRO

IPC: G06F17/16 ,  G06F17/12

Abstract: An iIterative refinement apparatus is provided for generating data defining a solution vector x for a linear system represented by Ax = b, where A is a predetermined matrix and b is a predetermined vector. An outer solver (2, Fig 1) processes input data, defining the matrix A and vector b, in accordance with an outer loop of an iterative refinement method to generate said data defining the solution vector x. An inner solver (3, Fig 1) processes data items in accordance with an inner loop of the iterative refinement method. The inner solver is operable for processing said data items having variable bit-width and data format. A precision controller (4, Fig 1) determines the bit-widths and data formats of the data items adaptively in dependence on results of processing steps during progress of the iterative refinement method. The precision controller 4 is adapted to control operation of the inner solver 3 for processing said data items with the bit-widths and data formats so determined.

公开(公告)号：GB2505467A

公开(公告)日：2014-03-05

申请号：GB201215513

申请日：2012-08-31

Applicant: IBM

Inventor： DESPONT MICHEL ,  GROGG DANIEL ,  HAGLEITNER CHRISTOPH ,  PU YU

IPC: H03K19/00 ,  H01H1/00

Abstract: The invention refers to a dynamic logic gate comprising a nano-electro-mechanical switch (NEMS), preferably a four-terminal NEM switch (4T-NEMS). The NEMS comprises a cantilever beam adapted to flex in response to an actuation voltage applied between the body and the gate of the device. The invention further refers to dynamic logic cascade circuits comprising such dynamic logic gates. In particular, embodiments of the invention concern dynamic logic cascade circuits comprising single or dual rail dynamic logic gates. A NEMS allows zero leakage current when it is off so the pre-charged signal node in a dynamic logic gate can safely retain its charge, without the requirement for keeper transistors as in prior art CMOS dynamic logic circuits. The proposed NEMS adiabatic dynamic logic avoids both the leakage energy loss and the threshold voltage residue charge loss; it consumes only the adiabatic energy loss. As a result, an ultra-low energy loss close to zero is achieved.

公开(公告)号：DE112011102203T5

公开(公告)日：2013-06-27

申请号：DE112011102203

申请日：2011-06-08

Applicant: IBM

Inventor： HAGLEITNER CHRISTOPH ,  SEBASTIAN ABU ,  DESPONT MICHEL ,  POZIDIS CHARALAMPOS

IPC: H01H59/00 ,  H01H47/00

Abstract: Die Erfindung bezieht sich auf eine elektromechanische Schaltereinheit (100, 200), die einen ersten Schalterteil (111, 112, 211, 212), einen zweiten Schalterteil (121, 122, 220) und eine Aktoreinheit (130, 230) aufweist. Die Aktoreinheit (130, 230) ist so ausgebildet, dass sie eine Betätigungskraft bereitstellt, wodurch sie den ersten und den zweiten Schalterteil (111, 112, 121, 122, 211, 212, 220) relativ zueinander betätigt, um von einem getrennten in einen verbundenen Zustand zu wechseln. Die Aktoreinheit (130, 230) ist ferner so ausgebildet, dass sie die Betätigungskraft, zumindest wenn sich der erste und der zweite Schalterteil (111, 112, 121, 122, 211, 212, 220) im verbundenen Zustand befinden, mit einer Modulation beaufschlagt. Die Erfindung bezieht sich ferner auf ein Verfahren zum Betätigen einer elektromechanischen Schaltereinheit (100, 200).

公开(公告)号：GB2494603A

公开(公告)日：2013-03-13

申请号：GB201300361

申请日：2011-06-08

Applicant: IBM

Inventor： DESPONT MICHEL ,  SEBASTIAN ABU ,  HAGLEITNER CHRISTOPH ,  POZIDIS CHARALAMPOS

IPC: H01H59/00 ,  H01H1/00 ,  H01H47/00

Abstract: The invention relates to an electromechanical switch device (100, 200), comprising a first switch portion (111, 112, 211, 212), a second switch portion (121, 122, 220) and an actuator device (130, 230). The actuator device (130, 230) is configured to provide an actuation force, thereby actuating the first and second switch portion (111, 112, 121, 122, 211, 212, 220) relative to each other in order to change from a disconnected to a connected state. The actuator device (130, 230) is further configured to provide the actuation force with a modulation at least when the first and second switch portion (111, 112, 121, 122, 211, 212, 220) are in the connected state. The invention furthermore relates to a method of operating an electromechanical switch device (100, 200).