公开(公告)号：DE102018112498A1

公开(公告)日：2018-11-29

申请号：DE102018112498

申请日：2018-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHEN LIU ,  DELAROZEE GILLES ,  KOO WEI HAN ,  LEE TECK SIM ,  STOEK THOMAS ,  WONG JIA YI

IPC: H01L23/36 ,  H01L23/488 ,  H01L25/07

Abstract: Eine Halbleiter-Chip-Baugruppe umfasst einen elektrisch leitfähigen Träger und einen Halbleiter-Chip, der über dem elektrisch leitfähigen Träger angeordnet ist. Der Halbleiter-Chip weist eine erste Oberfläche, die dem elektrisch leitfähigen Träger zugewendet ist, und eine zweite Oberfläche, die zu der ersten Oberfläche entgegengesetzt ist, auf. Eine Metallplatte weist eine erste Oberfläche, die mit der zweiten Oberfläche des Halbleiter-Chips mechanisch verbunden ist, und eine zweite Oberfläche, die zu der ersten Oberfläche der Metallplatte entgegengesetzt ist, auf. Die Metallplatte überlappt die zweite Oberfläche des Halbleiter-Chips vollständig. Die zweite Oberfläche der Metallplatte ist an einem Umfang der Halbleiter-Chip-Baugruppe zumindest teilweise freiliegend.

公开(公告)号：DE102018112477B4

公开(公告)日：2024-12-05

申请号：DE102018112477

申请日：2018-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DELAROZEE GILLES ,  SCHLEISSER DANIEL ,  SPIELMANN CHRISTOPHER ,  STOEK THOMAS

IPC: H01L23/495 ,  H01L25/07

Abstract: Halbleiterpackage, das aufweist:einen Leiterrahmen (102);einen ersten Transistorchip (104), der in einer Drain-Down-Konfiguration mit einer ersten Insel (182) des Leiterrahmens (102) verbunden ist; undeinen zweiten Transistorchip (106), der in derselben Drain-Down-Konfiguration wie der erste Transistorchip (104) mit einer zweiten Insel (184) des Leiterrahmens (102) verbunden ist,wobei die erste und die zweite Insel (184) des Leiterrahmens (102) gegenseitig elektrisch voneinander isoliert sind, wobei die erste Insel (182) einen Fortsatz (180), der sich in einer Richtung hin zu der zweiten Insel (184) über einen Umfang des ersten Transistorchips (104) hinaus erstreckt und den zweiten Transistorchip (106) überlappt, aufweist,wobei der erste Transistorchip (104) und der zweite Transistorchip (106) über den Fortsatz (180) der ersten Insel (182) und ein erstes elektrisches Verbindungselement (108), das den Fortsatz (180) mit dem zweiten Transistorchip (106) verbindet, elektrisch miteinander verbunden sind, um eine Halbbrückenschaltung zu bilden,wobei der Fortsatz (180) der ersten Insel (182) des Leiterrahmens (102) mehrere Pins (136, 138) aufweist, die sich an einer ersten Seite des Halbleiterpackages von dem Fortsatz (180) heraus erstrecken,wobei die zweite Insel (184) des Leiterrahmens (102) mehrere Pins (179) aufweist, die von einer der ersten Seite entgegengesetzten zweiten Seite des Halbleiterpackages vorstehenwobei der erste Transistorchip (104) einen Steueranschluss (134) aufweist, der sich an einer der ersten Insel (182) abgewandten Seite des ersten Transistorchips (104) befindet und elektrisch mit einem ersten Gate-Pin (176) des Leiterrahmens (102) verbunden ist, undwobei der zweite Transistorchip (106) einen Steueranschluss (144) aufweist, der sich an einer der zweiten Insel (184) abgewandten Seite des zweiten Transistorchips (106) befindet und elektrisch mit einem zweiten Gate-Pin (178) des Leiterrahmens (102) verbunden ist.

公开(公告)号：DE102007016901B4

公开(公告)日：2012-01-26

申请号：DE102007016901

申请日：2007-04-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  GOERGENS LUTZ ,  NOEBAUER GERHARD ,  LAY CHARLIE TAN TIEN ,  HUBER ERWIN ,  PUERSCHEL MARCO ,  DELAROZEE GILLES ,  DINKEL MARKUS

IPC: H01L25/07 ,  H01L23/48 ,  H01L25/18

Abstract: Bauelement (500), umfassend: – einen ersten Träger (501) mit einem ein erstes Außenkontaktelement bildenden ersten Fortsatz (505); – einen auf den ersten Träger (501) aufgebrachten ersten Halbleiterchip (503); – einen zweiten Träger (502) mit einem ein zweites Außenkontaktelement bildenden zweiten Fortsatz (506); und – einen auf den zweiten Träger (502) aufgebrachten zweiten Halbleiterchip (504), wobei – der erste Halbleiterchip (503) ein erstes Kontaktelement auf einer ersten Hauptoberfläche, die dem ersten Träger (501) zugewandt ist, aufweist und das erste Kontaktelement des ersten Halbleiterchips (503) mit dem ersten Träger (501) elektrisch verbunden ist, – der erste Halbleiterchip (503) ein zweites Kontaktelement (508) auf einer zweiten Hauptoberfläche aufweist und das zweite Kontaktelement (508) des ersten Halbleiterchips (503) mit einem dritten Außenkontaktelement (512) verbunden ist, – der erste Halbleiterchip (503) ein drittes Kontaktelement (510) auf seiner zweiten Hauptoberfläche aufweist und das dritte Kontaktelement (510) des ersten Halbleiterchips...

公开(公告)号：DE102018112477A1

公开(公告)日：2018-11-29

申请号：DE102018112477

申请日：2018-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DELAROZEE GILLES ,  SCHLEISSER DANIEL ,  SPIELMANN CHRISTOPHER ,  STOEK THOMAS

IPC: H01L23/495 ,  H01L25/07

Abstract: Ein Transistorpackage enthält einen Leiterrahmen, einen ersten Transistorchip, der in einer Drain-Down-Konfiguration mit einer ersten Insel des Leiterrahmens verbunden ist, und einen zweiten Transistorchip, der in derselben Drain-Down-Konfiguration wie der erste Transistorchip mit einer zweiten Insel des Leiterrahmens verbunden ist. Die erste und die zweite Insel des Leiterrahmens sind gegenseitig elektrisch voneinander isoliert. Die erste Insel enthält einen Fortsatz, der sich in einer Richtung hin zu der zweiten Insel über einen Umfang des ersten Transistorchips erstreckt und der den zweiten Transistorchip überlappt. Der erste Transistorchip und der zweite Transistorchip sind über den Fortsatz der ersten Insel und ein erstes elektrisches Verbindungselement, das den Fortsatz elektrisch mit dem zweiten Transistorelement verbindet, miteinander verbunden, um eine Halbbrückenschaltung zu bilden.

公开(公告)号：DE102007016901A1

公开(公告)日：2008-10-30

申请号：DE102007016901

申请日：2007-04-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  GOERGENS LUTZ ,  NOEBAUER GERHARD ,  LAY CHARLIE TAN TIEN ,  HUBER ERWIN ,  PUERSCHEL MARCO ,  DELAROZEE GILLES ,  DINKEL MARKUS

IPC: H01L25/07 ,  H01L23/48 ,  H01L25/18

Abstract: The component (100) has carriers (101, 102) with external contact elements forming extensions (105, 106), respectively. Power semiconductor chips (103, 104) e.g. MOSFET power transistor, having vertical structures are applied on the carriers, respectively. The carriers are arranged such that the extensions point in different directions, and the chips have the respective contact elements on main surfaces. The main surfaces face the carriers to which the contact elements are respectively connected. The semiconductor chips are arranged such that their structures are rotated against each other. An independent claim is also included for a method for manufacturing a semiconductor component.