公开(公告)号：DE102018112477B4

公开(公告)日：2024-12-05

申请号：DE102018112477

申请日：2018-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DELAROZEE GILLES ,  SCHLEISSER DANIEL ,  SPIELMANN CHRISTOPHER ,  STOEK THOMAS

IPC: H01L23/495 ,  H01L25/07

Abstract: Halbleiterpackage, das aufweist:einen Leiterrahmen (102);einen ersten Transistorchip (104), der in einer Drain-Down-Konfiguration mit einer ersten Insel (182) des Leiterrahmens (102) verbunden ist; undeinen zweiten Transistorchip (106), der in derselben Drain-Down-Konfiguration wie der erste Transistorchip (104) mit einer zweiten Insel (184) des Leiterrahmens (102) verbunden ist,wobei die erste und die zweite Insel (184) des Leiterrahmens (102) gegenseitig elektrisch voneinander isoliert sind, wobei die erste Insel (182) einen Fortsatz (180), der sich in einer Richtung hin zu der zweiten Insel (184) über einen Umfang des ersten Transistorchips (104) hinaus erstreckt und den zweiten Transistorchip (106) überlappt, aufweist,wobei der erste Transistorchip (104) und der zweite Transistorchip (106) über den Fortsatz (180) der ersten Insel (182) und ein erstes elektrisches Verbindungselement (108), das den Fortsatz (180) mit dem zweiten Transistorchip (106) verbindet, elektrisch miteinander verbunden sind, um eine Halbbrückenschaltung zu bilden,wobei der Fortsatz (180) der ersten Insel (182) des Leiterrahmens (102) mehrere Pins (136, 138) aufweist, die sich an einer ersten Seite des Halbleiterpackages von dem Fortsatz (180) heraus erstrecken,wobei die zweite Insel (184) des Leiterrahmens (102) mehrere Pins (179) aufweist, die von einer der ersten Seite entgegengesetzten zweiten Seite des Halbleiterpackages vorstehenwobei der erste Transistorchip (104) einen Steueranschluss (134) aufweist, der sich an einer der ersten Insel (182) abgewandten Seite des ersten Transistorchips (104) befindet und elektrisch mit einem ersten Gate-Pin (176) des Leiterrahmens (102) verbunden ist, undwobei der zweite Transistorchip (106) einen Steueranschluss (144) aufweist, der sich an einer der zweiten Insel (184) abgewandten Seite des zweiten Transistorchips (106) befindet und elektrisch mit einem zweiten Gate-Pin (178) des Leiterrahmens (102) verbunden ist.

公开(公告)号：DE102019105123A1

公开(公告)日：2020-09-03

申请号：DE102019105123

申请日：2019-02-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DAECHE FRANK ,  SCHLEISSER DANIEL ,  STOEK THOMAS

IPC: H01L25/07 ,  H01L21/50 ,  H01L21/60 ,  H01L23/48 ,  H01L23/495 ,  H01L25/16

Abstract: Eine Halbleiteranordnung umfasst einen Leadframe, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip, wobei der erste Halbleiterchip auf dem ersten Träger angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip auf dem zweiten Träger angeordnet und elektrisch mit diesem gekoppelt ist, und eine Kopplung, die konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen und den ersten Träger elektrisch von dem zweiten Träger zu isolieren, wobei der erste und zweite Halbleiterchip zumindest teilweise nach außen freiliegen.

公开(公告)号：DE102018130936A1

公开(公告)日：2020-06-10

申请号：DE102018130936

申请日：2018-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOEK THOMAS ,  STADLER MICHAEL

IPC: H01L23/04 ,  H01L21/52 ,  H01L21/56 ,  H01L21/60 ,  H01L23/06 ,  H01L23/367 ,  H01L23/495

Abstract: Ein Halbleitergehäuse umfasst einen Halbleiterchip, einen Einkapselungskörper, der den Halbleiterchip einkapselt und ein Metallblech mit einer ersten Blechoberfläche und einer gegenüberliegenden zweiten Blechoberfläche, wobei die erste Blechoberfläche an dem Einkapselungskörper freiliegt und wobei der Halbleiterchip an der zweiten Blechoberfläche angeordnet ist und wobei die erste Blechoberfläche ein Muster mit ersten Parzellen mit einer ersten mittleren Rauheit und zweiten Parzellen mit einer zweiten mittleren Rauheit aufweist, wobei die erste mittlere Rauheit größer als die zweite mittlere Rauheit ist.

公开(公告)号：DE102019119233A1

公开(公告)日：2020-01-16

申请号：DE102019119233

申请日：2019-07-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ABD HAMID SYAHIR ,  KRISHNAN JAGEN ,  LAM MIAN MIAN ,  NARAYANASAMY JAYAGANASAN ,  SCHNOY FABIAN ,  STOEK THOMAS ,  STUEMPFL CHRISTIAN

IPC: H01L23/36 ,  C25D7/12 ,  H01L21/50 ,  H01L23/495

Abstract: Ein Verfahren zum Bilden einer Halbleitervorrichtung beinhaltet das Bereitstellen eines Halbleitergehäuses, das einen elektrisch isolierenden Formverbundkörper, einen Halbleiterchip, der durch den Formverbundkörper verkapselt ist, eine Vielzahl von elektrisch leitfähigen Leitungen, die jeweils aus dem Formverbundkörper herausragen, und einen metallischen Wärmeleitblock umfasst, wobei der metallische Wärmeleitblock eine Rückseite umfasst, die am Formverbundkörper freiliegt, Beschichten der äußeren Abschnitte der Leitungen, die vom Formverbundkörper freiliegen, mit einer Metallbeschichtung, und nach Abschluss der Beschichtung der äußeren Abschnitte der Leitungen, Bereitstellen einer planaren metallischen Kühlkörper-Grenzfläche auf der Halbleitervorrichtung, die am Formverbundkörper freiliegend und im Wesentlichen frei von der Metallbeschichtung ist.

公开(公告)号：DE102019118795B4

公开(公告)日：2025-02-13

申请号：DE102019118795

申请日：2019-07-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOEK THOMAS ,  HONG CHII SHANG ,  TAI CHIEW LI ,  CABATBAT EDMUND SALES

IPC: H01L23/50 ,  H01L21/60 ,  H01L23/488

Abstract: Einheit für integrierte Schaltungen, IC-Einheit, (300) umfassend:einen Chip (230);einen ersten Anschluss (110-1, 220-2), der über einen ersten Draht (225-2) mit dem Chip (230) verbunden ist;einen zweiten Anschluss (110-2, 220-3), der über einen zweiten Draht (225-4) mit dem Chip (230) verbunden ist; undeinen Mehrzweig-Anschluss (110-3, 210), umfassend:einen ersten Zweig (120-2), der eine aktive Verbindung zu dem Chip (230) aufweist,einen zweiten Zweig (120-3), der eine passive Verbindung mit dem zweiten Anschluss (110-2, 220-3) aufweist, undeinen dritten Zweig (120-1), der als Teil einer Trägerstruktur der IC-Einheit (105) ausgebildet ist;wobei der erste und der zweite Zweig (120-2, 120-3) jeweils eine mit dem dritten Zweig (102-1) verbundene Basis sowie ein von dem dritten Zweig (120-1) durch einen Spalt beabstandetes Ende aufweisen.

公开(公告)号：DE102020126857A1

公开(公告)日：2022-04-14

申请号：DE102020126857

申请日：2020-10-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NARAYANASAMY JAYAGANASAN ,  ABD HAMID SYAHIR ,  CHONG MENG HOW ,  LAM CHEE MING ,  MOHAMED ABDUL RAHMAN ,  GODOY MICHAEL REYES ,  STOEK THOMAS ,  MURUGAN SANJAY KUMAR

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/28 ,  H01L23/495

Abstract: Verfahren zur Herstellung eines Leistungshalbleitergehäuses, umfassend das Bereitstellen eines Leiterrahmens, der ein Die-Pad und einen Rahmen umfasst, wobei das Die-Pad mit dem Rahmen durch mindestens eine Verbindungsstrebe verbunden ist, das Anbringen eines Halbleiterchips an dem Die-Pad, das Laserschneiden durch die mindestens eine Verbindungsstrebe, wodurch eine Schnittfläche gebildet wird, und nach dem Laserschneiden, das Überformen des Die-Pads und des Halbleiterchips, wobei die Schnittfläche vollständig mit Formmasse bedeckt ist.

公开(公告)号：DE102019105123B4

公开(公告)日：2021-08-12

申请号：DE102019105123

申请日：2019-02-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DAECHE FRANK ,  SCHLEISSER DANIEL ,  STOEK THOMAS

IPC: H01L25/07 ,  H01L21/50 ,  H01L21/60 ,  H01L23/48 ,  H01L23/495 ,  H01L25/16

Abstract: Halbleiteranordnung (100, 300, 300'), umfassend:einen Leadframe (101, 301), der mindestens einen ersten und einen zweiten Träger (102, 103, 302) umfasst, wobei der erste und zweite Träger (102, 103, 302) seitlich nebeneinander angeordnet sind,mindestens einen ersten und einen zweiten Halbleiterchip (104, 105, 303), wobei der erste Halbleiterchip (104, 303) auf dem ersten Träger (102, 302) angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip (105, 303) auf dem zweiten Träger (103, 302) angeordnet und elektrisch mit diesem gekoppelt ist, undeine Kopplung (106, 305), die konfiguriert ist, um den ersten Träger (102, 302) mechanisch an dem zweiten Träger (103, 302) zu befestigen und den ersten Träger (102, 302) elektrisch von dem zweiten Träger (103, 302) zu isolieren,wobei der erste und zweite Halbleiterchip (104, 105, 303) zumindest teilweise nach außen freiliegen, undwobei die Kopplung (106, 305) eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger (102, 103, 302) angeordnet ist.

公开(公告)号：DE102018112498A1

公开(公告)日：2018-11-29

申请号：DE102018112498

申请日：2018-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHEN LIU ,  DELAROZEE GILLES ,  KOO WEI HAN ,  LEE TECK SIM ,  STOEK THOMAS ,  WONG JIA YI

IPC: H01L23/36 ,  H01L23/488 ,  H01L25/07

Abstract: Eine Halbleiter-Chip-Baugruppe umfasst einen elektrisch leitfähigen Träger und einen Halbleiter-Chip, der über dem elektrisch leitfähigen Träger angeordnet ist. Der Halbleiter-Chip weist eine erste Oberfläche, die dem elektrisch leitfähigen Träger zugewendet ist, und eine zweite Oberfläche, die zu der ersten Oberfläche entgegengesetzt ist, auf. Eine Metallplatte weist eine erste Oberfläche, die mit der zweiten Oberfläche des Halbleiter-Chips mechanisch verbunden ist, und eine zweite Oberfläche, die zu der ersten Oberfläche der Metallplatte entgegengesetzt ist, auf. Die Metallplatte überlappt die zweite Oberfläche des Halbleiter-Chips vollständig. Die zweite Oberfläche der Metallplatte ist an einem Umfang der Halbleiter-Chip-Baugruppe zumindest teilweise freiliegend.

公开(公告)号：DE102018106917A1

公开(公告)日：2018-09-27

申请号：DE102018106917

申请日：2018-03-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MACHEINER STEFAN ,  CHONG CHOOI MEI ,  HUD AMIRUL AFIQ ,  LEE TECK SIM ,  STOEK THOMAS ,  TAN WEI HING ,  WANG LEE SHUANG

IPC: H01L25/16 ,  H01L21/60 ,  H02K11/30 ,  H02M1/00

Abstract: Bei manchen Beispielen beinhaltet eine Vorrichtung ein Leistungsversorgungselement und ein Referenzspannungselement, wobei das Referenzspannungselement von dem Leistungsversorgungselement elektrisch isoliert ist. Die Vorrichtung beinhaltet ferner einen High-Side-Halbleiter-Die, der mindestens zwei High-Side-Transistoren beinhaltet, wobei jeder High-Side-Transistor der mindestens zwei High-Side-Transistoren elektrisch mit dem Leistungsversorgungselement verbunden ist. Die Vorrichtung beinhaltet auch einen Low-Side-Halbleiter-Die, der mindestens zwei Low-Side-Transistoren beinhaltet, wobei jeder Low-Side-Transistor der mindestens zwei Low-Side-Transistoren elektrisch mit dem Referenzspannungselement verbunden ist. Die Vorrichtung beinhaltet mindestens zwei Schaltelemente, wobei jedes Schaltelement der mindestens zwei Schaltelemente elektrisch mit einem jeweiligen High-Side-Transistor der mindestens zwei High-Side-Transistoren und einem jeweiligen Low-Side-Transistor der mindestens zwei Low-Side-Transistoren verbunden ist.

公开(公告)号：DE102022114941A1

公开(公告)日：2022-12-22

申请号：DE102022114941

申请日：2022-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOEK THOMAS ,  DAECHE FRANK ,  TAN CHEE VOON

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/498 ,  H01L25/07 ,  H05K1/18

Abstract: Ein Leistungsmodul zur Leiterplatten-Einbettung beinhaltet Folgendes: einen Leiterrahmen; ein Leistungshalbleiter-Die mit einem ersten Lastanschluss und einem Steueranschluss an einer ersten Seite des Leistungshalbleiter-Dies und einem zweiten Lastanschluss an der gegenüberliegenden Seite, wobei der zweite Lastanschluss mit dem Leiterrahmen verlötet ist; einen ersten Metallclip, der mit dem ersten Lastanschluss verlötet ist und einen ersten Anschluss des Leistungsmoduls an einer ersten Seite des Leistungsmoduls bildet; und einen zweiten Metallclip, der mit dem Steueranschluss verlötet ist und einen zweiten Anschluss des Leistungsmoduls an der ersten Seite des Leistungsmoduls bildet. Der Leiterrahmen bildet einen dritten Anschluss des Leistungsmoduls an der ersten Seite des Leistungsmoduls, oder ein dritter Metallclip ist mit dem Leiterrahmen verlötet und bildet den dritten Anschluss. Die Leistungsmodulanschlüsse sind innerhalb von +/- 30 µm an der ersten Seite des Leistungsmoduls koplanar.