公开(公告)号：WO0169682A3

公开(公告)日：2002-08-08

申请号：PCT/DE0100908

申请日：2001-03-09

Applicant: INFINEON TECHNOLOGIES AG ,  AHLERS DIRK ,  WERNER WOLFGANG

Inventor： AHLERS DIRK ,  WERNER WOLFGANG

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/78 ,  H01L29/808 ,  H01L27/07 ,  H01L29/10

CPC classification number: H01L29/7801 ,  H01L29/0634 ,  H01L29/41741 ,  H01L29/4175 ,  H01L29/7802 ,  H01L29/8083

Abstract: The invention relates to a vertical high-voltage semiconductor component, in which laterally extending semiconductor layers (3, 4) of alternating conductivity types are connected to a rear-mounted electrode via a conductive connection (5). The drift zone generated by these semiconductor layers (3, 4) lies outside the cell area and is connected to the latter by a component part.

Abstract translation: 本发明涉及一种垂直高压半导体器件，其中所述横向延伸的半导体层（3，4）通过导电连接交替的导电类型（5）被连接到背面电极。 通过这些半导体层（3,4）所形成的半导体器件所在的小区区域的外侧的漂移区和通过开关元件被连接到这一点。

公开(公告)号：DE102018112477B4

公开(公告)日：2024-12-05

申请号：DE102018112477

申请日：2018-05-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DELAROZEE GILLES ,  SCHLEISSER DANIEL ,  SPIELMANN CHRISTOPHER ,  STOEK THOMAS

IPC: H01L23/495 ,  H01L25/07

Abstract: Halbleiterpackage, das aufweist:einen Leiterrahmen (102);einen ersten Transistorchip (104), der in einer Drain-Down-Konfiguration mit einer ersten Insel (182) des Leiterrahmens (102) verbunden ist; undeinen zweiten Transistorchip (106), der in derselben Drain-Down-Konfiguration wie der erste Transistorchip (104) mit einer zweiten Insel (184) des Leiterrahmens (102) verbunden ist,wobei die erste und die zweite Insel (184) des Leiterrahmens (102) gegenseitig elektrisch voneinander isoliert sind, wobei die erste Insel (182) einen Fortsatz (180), der sich in einer Richtung hin zu der zweiten Insel (184) über einen Umfang des ersten Transistorchips (104) hinaus erstreckt und den zweiten Transistorchip (106) überlappt, aufweist,wobei der erste Transistorchip (104) und der zweite Transistorchip (106) über den Fortsatz (180) der ersten Insel (182) und ein erstes elektrisches Verbindungselement (108), das den Fortsatz (180) mit dem zweiten Transistorchip (106) verbindet, elektrisch miteinander verbunden sind, um eine Halbbrückenschaltung zu bilden,wobei der Fortsatz (180) der ersten Insel (182) des Leiterrahmens (102) mehrere Pins (136, 138) aufweist, die sich an einer ersten Seite des Halbleiterpackages von dem Fortsatz (180) heraus erstrecken,wobei die zweite Insel (184) des Leiterrahmens (102) mehrere Pins (179) aufweist, die von einer der ersten Seite entgegengesetzten zweiten Seite des Halbleiterpackages vorstehenwobei der erste Transistorchip (104) einen Steueranschluss (134) aufweist, der sich an einer der ersten Insel (182) abgewandten Seite des ersten Transistorchips (104) befindet und elektrisch mit einem ersten Gate-Pin (176) des Leiterrahmens (102) verbunden ist, undwobei der zweite Transistorchip (106) einen Steueranschluss (144) aufweist, der sich an einer der zweiten Insel (184) abgewandten Seite des zweiten Transistorchips (106) befindet und elektrisch mit einem zweiten Gate-Pin (178) des Leiterrahmens (102) verbunden ist.

公开(公告)号：DE102014116082A1

公开(公告)日：2016-05-04

申请号：DE102014116082

申请日：2014-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNECK STEPHAN ,  KRIVEC STEFAN ,  MATOY KURT ,  WEILNBÖCK FLORIAN ,  AHLERS DIRK ,  GASSER KARL-HEINZ ,  FISCHER PETRA ,  FASTNER ULRIKE

IPC: H01L21/60 ,  H01L23/482 ,  H01L23/488 ,  H01L29/45

Abstract: Eine Halbleitervorrichtung weist einen Halbleiterchip mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche auf. Eine Chipelektrode ist auf der ersten Hauptoberfläche angeordnet. Die Chipelektrode weist eine erste Metallschicht, die ein erstes Metallmaterial, das aus der Gruppe bestehend aus W, Cr, Ta, Ti und Metalllegierungen von W, Cr, Ta, Ti ausgewählt ist, umfasst, auf. Die Chipelektrode weist ferner eine zweite Metallschicht, die ein zweites Metallmaterial, das aus der Gruppe bestehend aus Cu und einer Cu-Legierung ausgewählt ist, umfasst, auf, wobei die erste Metallschicht zwischen dem Halbleiterchip und der zweiten Metallschicht angeordnet ist.

公开(公告)号：DE50111409D1

公开(公告)日：2006-12-21

申请号：DE50111409

申请日：2001-03-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  WERNER WOLFGANG

IPC: H01L29/06 ,  H01L29/78 ,  H01L27/07 ,  H01L29/10 ,  H01L29/417 ,  H01L29/808

Abstract: The present invention relates to a high-voltage semiconductor component having a semiconductor substrate of a first conduction type on which a semiconductor layer is provided as a drift path that takes up the reverse voltage of the semiconductor component. The semiconductor layer is either of the first conduction type or of a second conduction type that is opposite the first conduction type. The semiconductor layer is more weakly doped than the semiconductor substrate. Laterally oriented semiconductor regions of the first and second conduction types are alternately provided in the semiconductor layer. Furthermore, the present invention relates to a high-voltage semiconductor component having a MOS field-effect transistor that is formed in a semiconductor substrate and has a drift path that is connected to its drain electrode.

公开(公告)号：DE10340131B4

公开(公告)日：2005-12-01

申请号：DE10340131

申请日：2003-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WAHL UWE ,  WILLMEROTH ARMIN ,  CUADRON MIGUEL ,  AHLERS DIRK

IPC: H01L21/336 ,  H01L27/088 ,  H01L29/06 ,  H01L29/76 ,  H01L29/78

Abstract: The invention relates to a semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it. In the case of this semiconductor power device, zones ( 6 ) in charge compensation cells ( 27 ) that are arranged vertically and doped complimentarily to the semiconductor chip volume ( 5 ) are arranged in the entire chip volume, the complimentarily doped zones ( 6 ) extending right into surface regions ( 11 ) of the semiconductor power elements ( 7 ) and not projecting into surface regions ( 12 ) of semiconductor surface elements ( 1 ).

公开(公告)号：DE10340131A1

公开(公告)日：2005-04-07

申请号：DE10340131

申请日：2003-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WAHL UWE ,  WILLMEROTH ARMIN ,  CUADRON MIGUEL ,  AHLERS DIRK

IPC: H01L21/336 ,  H01L27/088 ,  H01L29/06 ,  H01L29/76 ,  H01L29/78

Abstract: The invention relates to a semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it. In the case of this semiconductor power device, zones ( 6 ) in charge compensation cells ( 27 ) that are arranged vertically and doped complimentarily to the semiconductor chip volume ( 5 ) are arranged in the entire chip volume, the complimentarily doped zones ( 6 ) extending right into surface regions ( 11 ) of the semiconductor power elements ( 7 ) and not projecting into surface regions ( 12 ) of semiconductor surface elements ( 1 ).

公开(公告)号：DE10122362B4

公开(公告)日：2004-12-09

申请号：DE10122362

申请日：2001-05-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PFIRSCH FRANK ,  WILLMEROTH ARMIN ,  AUERBACH FRANZ ,  DEBOY GERALD ,  AHLERS DIRK ,  WEBER HANS

IPC: H01L29/06 ,  H01L29/167 ,  H01L29/739 ,  H01L29/78 ,  H01L29/36

公开(公告)号：DE10066053A1

公开(公告)日：2002-06-27

申请号：DE10066053

申请日：2000-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEBER HANS ,  AHLERS DIRK ,  STENGL JENS-PEER ,  DEBOY GERALD ,  WILLMEROTH ARMIN ,  RUEB MICHAEL ,  CUADRON MARION MIGUEL

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L29/739

公开(公告)号：DE102019105123B4

公开(公告)日：2021-08-12

申请号：DE102019105123

申请日：2019-02-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DAECHE FRANK ,  SCHLEISSER DANIEL ,  STOEK THOMAS

IPC: H01L25/07 ,  H01L21/50 ,  H01L21/60 ,  H01L23/48 ,  H01L23/495 ,  H01L25/16

Abstract: Halbleiteranordnung (100, 300, 300'), umfassend:einen Leadframe (101, 301), der mindestens einen ersten und einen zweiten Träger (102, 103, 302) umfasst, wobei der erste und zweite Träger (102, 103, 302) seitlich nebeneinander angeordnet sind,mindestens einen ersten und einen zweiten Halbleiterchip (104, 105, 303), wobei der erste Halbleiterchip (104, 303) auf dem ersten Träger (102, 302) angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip (105, 303) auf dem zweiten Träger (103, 302) angeordnet und elektrisch mit diesem gekoppelt ist, undeine Kopplung (106, 305), die konfiguriert ist, um den ersten Träger (102, 302) mechanisch an dem zweiten Träger (103, 302) zu befestigen und den ersten Träger (102, 302) elektrisch von dem zweiten Träger (103, 302) zu isolieren,wobei der erste und zweite Halbleiterchip (104, 105, 303) zumindest teilweise nach außen freiliegen, undwobei die Kopplung (106, 305) eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger (102, 103, 302) angeordnet ist.

公开(公告)号：DE102019129675A1

公开(公告)日：2020-06-18

申请号：DE102019129675

申请日：2019-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： UHLEMANN ANDRE ,  GRASSMANN ANDREAS ,  AHLERS DIRK ,  NIKITIN IVAN

IPC: H01L23/48 ,  H01L21/50 ,  H01L23/15 ,  H01L23/31 ,  H01L25/16

Abstract: Ein Leistungshalbleitermodul umfasst ein erstes Substrat, wobei das erste Substrat Aluminium umfasst, eine auf dem ersten Substrat angeordnete erste Aluminiumoxidschicht, eine auf der ersten Aluminiumoxidschicht angeordnete leitende Schicht, einen ersten Halbleiterchip, wobei der erste Halbleiterchip auf der leitenden Schicht angeordnet und mit dieser elektrisch verbunden ist und ein elektrisches Isolationsmaterial, das den ersten Halbleiterchip umschließt, wobei die erste Aluminiumoxidschicht dazu ausgebildet ist, den ersten Halbleiterchip von dem ersten Substrat elektrisch zu isolieren.