公开(公告)号：DE102013106299B4

公开(公告)日：2019-06-06

申请号：DE102013106299

申请日：2013-06-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  LANDAU STEFAN ,  PLIKAT BORIS ,  PRUECKL ANTON ,  SCHARF THORSTEN

IPC: H01L21/60

Abstract: Verfahren zum Ausbilden einer Chipanordnung (102), wobei das Verfahren Folgendes aufweist:• Ausbilden eines Passivierungsmaterials (108) über mindestens einem elektrisch leitenden Kontakt (106) eines Chips (104);• Ausbilden eines Kapselungsmaterials (112) über dem Passivierungsmaterial (108), wobei dabei das Passivierungsmaterial (108) nicht geöffnet ist und keine Gebiete des elektrischen leitenden Kontaktes (106) exponiert;• Ausbilden eines oder mehrerer Löcher (114) durch das Kapselungsmaterial (112) und das Passivierungsmaterial (108);• Bereitstellen eines elektrisch leitenden Materials (116) innerhalb des einen oder der mehreren Löcher (114), die das elektrisch leitende Material (116) elektrisch mit dem mindestens einen elektrisch leitenden Kontakt (106) verbinden;• Anordnen des Chips (104) über einem Chipträger (336) vor oder nach dem Ausbilden des Passivierungsmaterials (108) über dem elektrisch leitenden Kontakt (106) des Chips (104); und• nach dem Anordnen des Chips (104) auf dem Chipträger, Durchführen eines Aufrauprozesses auf dem Chipträger (336) nach dem Ausbilden des Passivierungsmaterials (108) und vor dem Ausbilden des Kapselungsmaterials (112).

公开(公告)号：DE102009059236B4

公开(公告)日：2015-12-10

申请号：DE102009059236

申请日：2009-12-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  PRUECKL ANTON

IPC: H01L21/58 ,  H01L21/56 ,  H01L21/60 ,  H01L23/15 ,  H01L23/28 ,  H01L23/485

Abstract: Verfahren zum Herstellen eines Bauelements (100), umfassend: Bereitstellen von mehreren Modulen (10), wobei jedes der Module (10) einen Träger (11) und mindestens einen an dem Träger (11) angebrachten Halbleiterchip (12) umfasst, wobei die Module (10) untereinander unverbunden sind, wenn sie bereitgestellt werden; Aufbringen einer dielektrischen Schicht (13) auf den Modulen (10), um ein Werkstück (14) auszubilden; Strukturieren der dielektrischen Schicht (13), um mindestens einen der Halbleiterchips (12) zu öffnen; und Vereinzeln des Werkstücks (14), um mehrere Bauelemente (100) zu erhalten.

公开(公告)号：DE102010060503B4

公开(公告)日：2014-10-16

申请号：DE102010060503

申请日：2010-11-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  PRUECKL ANTON ,  LANDAU STEFAN

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/48 ,  H05K1/18

Abstract: Verfahren zum Herstellen eines Laminatelektronikbauelements, umfassend: Bereitstellen eines Trägers (10, 510), wobei der Träger (10, 510) eine erste Hauptoberfläche (12) und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche (14) definiert und aus einer flachen Metallplatte hergestellt ist, wobei der Träger (10, 510) ein in der ersten Hauptoberfläche (12) ausgebildetes Ausnehmungsmuster (16) aufweist, welches aus Gräben besteht, und wobei das Bereitstellen des Trägers (10, 510) das Erzeugen eines Ausnehmungsmusters (16) lediglich in der ersten Hauptoberfläche (12) des Trägers (10, 510) umfasst; Anbringen eines ersten Halbleiterchips (20, 120_1) an der zweiten Hauptoberfläche (14) des Trägers (10, 510); Ausbilden einer ersten elektrisch isolierenden Isolierschicht (30, 530) über der zweiten Hauptoberfläche (14) des Trägers (10, 510); und danach Trennen des Trägers (10, 510) in mehrere Teile entlang des Ausnehmungsmusters (16) durch einen Ätzprozess, wobei nur die Ausnehmungen (16) in der ersten Hauptoberfläche (12) geätzt werden, und wobei die mehreren Teile im Laminatelektronikbauelement enthalten sind.

公开(公告)号：DE102013106299A1

公开(公告)日：2013-12-24

申请号：DE102013106299

申请日：2013-06-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  LANDAU STEFAN ,  PLIKAT BORIS ,  PRUECKL ANTON ,  SCHARF THORSTEN

IPC: H01L23/482 ,  H01L21/60

Abstract: Es wird eine Chipanordnung (102) bereitgestellt. Die Chipanordnung (102) enthält: einen Chip (104), der mindestens einen elektrisch leitenden Kontakt (106) enthält; ein Passivierungsmaterial (108), das über den mindestens einen elektrisch leitenden Kontakt (106) ausgebildet ist; ein Kapselungsmaterial (112), das über dem Passivierungsmaterial (108) ausgebildet ist; ein oder mehrere Löcher (114), die durch das Kapselungsmaterial (112) und das Passivierungsmaterial (108) ausgebildet sind, wobei das Passivierungsmaterial (108) das eine oder die mehreren Löcher (114) mindestens teilweise umgibt; und elektrisch leitendes Material (116), das innerhalb des einen oder der mehreren Löcher (114) vorgesehen ist, wobei das elektrisch leitende Material (116) mit dem mindestens einen elektrisch leitenden Kontakt (106) elektrisch verbunden ist.

公开(公告)号：DE102008046407A1

公开(公告)日：2010-03-18

申请号：DE102008046407

申请日：2008-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MUELLER-HIPPER ANDREAS ,  PUESCHNER FRANK ,  STAMPKA PETER

IPC: G06K19/077 ,  H01Q1/36

Abstract: Data carrier for contactless data transmission comprising a substrate, a chip having at least one connection pad, wherein the chip is arranged by its side remote from the connection pad on the substrate and a first copper-coated prepreg layer 40 is arranged on the chip and at least partly on the substrate and has a contact opening to the connection pad. A plated-through hole is situated within the contact opening for producing an electrically conductive connection between the connection pad of the chip 30 and the copper layer of the first copper-coated prepreg layer, wherein a first antenna structure 48 is formed in the copper layer of the first copper-coated prepreg layer.

公开(公告)号：DE102008045338A1

公开(公告)日：2009-04-02

申请号：DE102008045338

申请日：2008-09-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  ENGL REIMUND ,  HOEGLAUER JOSEF ,  DANGELMAIER JOCHEN

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/28

Abstract: A semiconductor device is disclosed. One embodiment includes a carrier, a semiconductor chip attached to the carrier, a first conducting line having a first thickness and being deposited over the semiconductor chip and the carrier and a second conducting line having a second thickness and being deposited over the semiconductor chip and the carrier. The first thickness is smaller than the second thickness.

公开(公告)号：DE102007032636A1

公开(公告)日：2008-01-17

申请号：DE102007032636

申请日：2007-07-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  WEIDNER KARL

IPC: H01L21/56 ,  H01L21/52 ,  H01L21/60

Abstract: A method for producing a dielectric layer extending between two or more elements of an electronic component includes arranging a free-standing dielectric layer above the elements and a deformable support layer below the elements. The free-standing dielectric layer is laminated onto at least a portion of the first surface of the first element and onto at least a portion of the first surface of the second element such that a portion of the dielectric layer extends between the first surface of the first element and the first surface of the second element.

公开(公告)号：DE102008039939B4

公开(公告)日：2015-11-26

申请号：DE102008039939

申请日：2008-08-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  EWE HENRIK ,  MENGEL MANFRED

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L25/16

Abstract: Integriertes Schaltungsbauelement (100), umfassend: ein Halbleiterbauelement (110), das eine integrierte Schaltung enthält; eine auf dem Halbleiterbauelement (110) angeordnete, aus der Gasphase abgeschiedene Isolationsschicht (114), wobei die aus der Gasphase abgeschiedene Isolationsschicht (114) eine keramische Kohlenstoffschicht enthält; und eine über der aus der Gasphase abgeschiedenen Isolationsschicht angeordnete Leitung (116).

公开(公告)号：DE102007032636B4

公开(公告)日：2013-10-31

申请号：DE102007032636

申请日：2007-07-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  WEIDNER KARL

IPC: H01L21/56 ,  H01L21/52 ,  H01L21/60 ,  H01L23/485

Abstract: Verfahren zur Herstellung einer dielektrischen Schicht, die sich zwischen zwei oder mehr Elementen eines elektronischen Bauelements erstreckt, wobei das Verfahren nachfolgendes umfasst: – Bereitstellen eines ersten Elements eines elektronischen Bauelements, wobei das erste Element eine erste Oberfläche umfasst, die eine erste elektrisch leitfähige Oberfläche umfasst, und eine zweite Oberfläche umfasst, die der ersten Oberfläche gegenüber liegt; – Bereitstellen eines zweiten Elements eines elektronischen Bauelements, wobei das zweite Element eine erste Oberfläche umfasst, die eine zweite elektrisch leitfähige Oberfläche umfasst, und eine zweite Oberfläche umfasst, die der ersten Oberfläche gegenüber liegt, wobei das zweite Element mittels einer Aussparung getrennt ist von und in einem Abstand beabstandet ist von dem ersten Element und wobei die zweite elektrisch leitfähige Oberfläche beabstandet zu der ersten elektrisch leitfähigen Oberfläche angeordnet ist; – Bereitstellen einer frei stehenden dielektrischen Schicht, die eine laterale Ausdehnung aufweist, die in mindestens einer Richtung größer ist als die Entfernung zwischen dem ersten Element und dem zweiten Element; – Anordnen einer deformierbaren ersten Stützschicht unterhalb der zweiten Oberfläche des ersten Elements und unterhalb der zweiten Oberfläche des zweiten Elements; – Anordnen der frei stehenden dielektrischen Schicht über der ersten Oberfläche des ersten Elements und über der ersten Oberfläche des zweiten Elements; – Laminieren der frei stehenden dielektrischen Schicht auf mindestens einen Teilbereich der ersten Oberfläche des ersten Elements und auf mindestens einen Teilbereich der ersten Oberfläche des zweiten Elements auf solch eine Weise, dass sich ein Teilbereich der dielektrischen Schicht zwischen der ersten Oberfläche des ersten Elements und der ersten Oberfläche des zweiten Elements erstreckt und auf solch eine Weise, dass eine Region der deformierbaren ersten Stützschicht in die Aussparung zwischen dem ersten Element und dem zweiten Element gepresst wird, und die deformierbare erste Stützschicht in die Aussparung zwischen dem ersten Element und dem zweiten Element gepresst wird und Kontakt mit einer unteren Oberfläche des Teilbereichs der frei stehenden dielektrischen Schicht herstellt, die sich zwischen dem ersten Element und dem zweiten Element erstreckt; ...

公开(公告)号：DE102007009521B4

公开(公告)日：2011-12-15

申请号：DE102007009521

申请日：2007-02-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM

IPC: H01L23/36

Abstract: Ein Bauteil umfassend die folgenden Merkmale: einen Bauelementträger (110), wobei der Bauelementträger (110) mindestens einen ersten Bauelementträgeranschluss (116) und einen zweiten Bauelementträgeranschluss (118) aufweist, die voneinander isoliert sind; ein auf den Bauelementträger (110) aufgebrachtes Bauelement (120), wobei das Bauelement (120) einen ersten (126) und einen zweiten (128) Bauelementkontakt aufweist, die voneinander isoliert sind; eine auf das Bauelement (120) und auf den Bauelementträger (110) aufgewachsene erste Leitschicht (130), wobei die erste Leitschicht (130) den zweiten Bauelementkontakt (128) und den zweiten Bauelementträgeranschluss (118) elektrisch miteinander verbindet; eine planartechnologisch abgeschiedene Isolationsschicht (360), die zumindest teilweise auf den Bauelementträger (110) und das Bauelement (120) aufgebracht ist, wobei die erste Leitschicht (130) auf der Isolationsschicht angeordnet ist; und ein isolierendes Material (140), das derart auf die erste Leitschicht (130) aufgebracht ist, dass nur ein Teil (132) der ersten Leitschicht (130) bedeckt ist.