公开(公告)号：DE102004052610B4

公开(公告)日：2020-06-18

申请号：DE102004052610

申请日：2004-10-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN DR

IPC: H01L29/78 ,  H01L29/06

Abstract: Leistungstransistor (20), mit einem Halbleitervolumen (2), in dem:- mehrere parallel geschaltete Transistorzellen,- eine lateral ausgerichtete, hochleitfähige Halbleiterschicht (4), die unterhalb der Transistorzellen im Halbleitervolumen (2) vergraben ist, und- wenigstens ein Anschluss (29), über den die vergrabene Halbleiterschicht (4) von der Oberseite des Leistungstransistors (20) her kontaktierbar ist, vorgesehen sind, wobei:- der wenigstens eine Anschluss (29) innerhalb eines Trenches (24), der sich von der Oberseite des Leistungstransistors (20) zur vergrabenen Halbleiterschicht (4) hin erstreckt, ausgebildet ist,- die vergrabene Halbleiterschicht (4) durch einen Isolations-Ring (22) aus Halbleitermaterial seitlich umgeben oder in einer Isolations-Halbleiterschicht (73), die von unten und seitlich an die vergrabene Halbleiterschicht (4) angrenzt, eingebettet ist,- das Halbleitermaterial des Isolations-Rings (22) beziehungsweise der Isolations-Halbleiterschicht (73) gegenüber dem Halbleitermaterial der vergrabenen Halbleiterschicht (4) invers dotiert ist, und- der Isolations-Ring (22) beziehungsweise der äußere Rand der Isolations-Halbleiterschicht (73) eine vertikale Verlängerung eines Trenchrings (25) darstellt, der sich von der Oberseite des Leistungstransistors in die Tiefe des Halbleitervolumens (2) hinein erstreckt, und wobei innerhalb des Trenchrings (25) ein Anschluss zur Kontaktierung des Isolations-Rings (22) beziehungsweise des äußeren Rands der Isolations-Halbleiterschicht (73) von der Oberseite des Leistungstransistors her ausgebildet ist.

公开(公告)号：DE102004052643B4

公开(公告)日：2016-06-16

申请号：DE102004052643

申请日：2004-10-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR ,  WAHL UWE DR -ING ,  MEYER THORSTEN DR ,  RÜB MICHAEL DR ,  WILLMEROTH ARMIN ,  SCHMITT MARKUS ,  TOLKSDORF CAROLIN ,  SCHÄFFER CARSTEN

IPC: H01L21/336 ,  H01L29/739 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines Kanalgebiets (3, 4, 5, 14) in einem Halbleiterkörper (2) eines lateralen Trenchtransistors (1, 100, 200), gekennzeichnet durch die folgenden Schritte: – Ausbilden eines Trenchs (6, 20, 21) in dem Halbleiterkörper, – Definieren eines Trenchinnenwandbereichs, dessen Begrenzungslinien innerhalb des Trenchs im Wesentlichen vertikal verlaufen, indem entsprechende Masken (17) oder Abschattungseinrichtungen ausgebildet oder bereitgestellt werden, und – selektives Beaufschlagen des Trenchinnenwandbereichs mit Dotierstoffen durch Ausführen abgeschatteter bzw. maskierter Implantations-, Belegungs- oder Eindiffusionsprozesse, derart, dass in einem an den Trenchinnenwandbereich angrenzenden Bereich des Halbleiterkörpers ein Sourcegebiet (3) und ein Bodygebiet (4) ausgebildet werden, deren relative Lage zueinander das Kanalgebiet definiert.

公开(公告)号：DE102004045467B4

公开(公告)日：2020-07-30

申请号：DE102004045467

申请日：2004-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  KRISCHKE NORBERT ,  MEYER THORSTEN DR

IPC: H01L29/78 ,  H01L23/62

Abstract: Feldeffekt-Trenchtransistor mit einer Vielzahl von arrayartig angeordneten Transistorzellen, deren Gateelektroden in einem Halbleiterkörper gebildeten parallel laufenden aktiven Gräben (1) angeordnet sind, wobei wenigstens ein parallel zu den aktiven Gräben (1) laufender inaktiver Graben (2a; 2b) vorgesehen ist, in dem keine Gateelektrode angeordnet ist und wobei in einem oder mehreren der inaktiven Gräben (2a; 2b) eine oder mehrere Polysilizium-Schutzdioden (D1, D2, D3, D4) zum Schutz gegen eine Beschädigung des Gateoxids durch ESD-Pulse integriert ist bzw. sind, und der wenigstens eine inaktive Graben (2a, 2b) im Array der Transistorzellen liegt und die eine oder mehreren Polysilizium-Schutzdioden (D1, D2, D3, D4) in der Längsrichtung des jeweiligen inaktiven Grabens (2a, 2b) zueinander in Reihe geschaltet und an ihrem einen Ende mit einer Sourcemetallisierung (5) und an ihrem anderen Ende mit einer Gatemetallisierung (3a, 3b) kontaktiert sind.

公开(公告)号：DE102005049593B4

公开(公告)日：2012-02-02

申请号：DE102005049593

申请日：2005-10-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN DR ,  STUEBNER RALPH DR

IPC: H01L27/085 ,  H01L21/8234

Abstract: Halbleiterbauelementanordnung mit: – einer auf einem Halbleitersubstrat (1) gebildeten, zusammenhängenden Halbleiterschicht (6) sowie einem oberhalb der Halbleiterschicht (6) ausgebildeten Isolations- und Verdrahtungsbereich (23), wobei die Halbleiterschicht (6) bestimmte Dotierstoffe von einem ersten Leitfähigkeitstyp in einer bestimmten Konzentration aufweist; – innerhalb der Halbleiterschicht (6) ausgebildeten und weitere Dotierstoffe aufweisenden weiteren Halbleitergebieten (8, 15, 16, 18, 19, 20) die in einem ersten Bereich der Halbleiterschicht einen Leistungstransistor und in einem zweiten Bereich der Halbleiterschicht weitere Halbleiterbauelemente ausbilden, wobei eine lediglich die bestimmten Dotierstoffe in der bestimmten Konzentration aufweisende Halbleiterstruktur (9) innerhalb der Halbleiterschicht (6) an ihrer Unterseite an eine weitere Halbleiterstruktur (10) angrenzt, die unterhalb des ersten und zweiten Bereichs (4, 5) der Halbleiterschicht (6) den ersten Leitfähigkeitstyp hat und eine im Vergleich zur bestimmten Konzentration höhere Konzentration von Dotierstoffen aufweist; – ein Abstand (d1, d2) von der Unterseite der Halbleiterstruktur (9) zu einer planaren Oberseite (17) der Halbleiterschicht...