公开(公告)号：DE102009060072B4

公开(公告)日：2017-05-11

申请号：DE102009060072

申请日：2009-12-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WOOD ANDREW DR ,  ZELSACHER RUDOLF ,  ZUNDEL MARKUS DR

IPC: H01L29/78 ,  H01L21/265 ,  H01L21/336 ,  H01L29/08

Abstract: Halbleiterbauelement mit zumindest einem Feldeffekttransistor entlang eines Grabens (10) in einem Halbleiterkörper (11), wobei der zumindest eine Feldeffekttransistor aufweist: – ein Sourcegebiet (12) von einem ersten Leitungstyp, – ein Draingebiet (13) von einem ersten Leitungstyp und – ein Bodygebiet (14) von einem zweiten Leitungstyp zwischen dem Sourcegebiet (12) und dem Draingebiet 13 in dem Halbleiterkörper (11), – eine Gateelektrode in dem Graben (10) entlang des Bodygebiets (14), die durch ein Gatedielektrikum (16) getrennt gegenüber dem Bodygebiet (14) angeordnet ist, – zumindest ein lokal begrenztes Dotierstoffgebiet (17) von einem ersten Leitungstyp in dem Halbleiterkörper (11), das sich von bzw. über einen pn-Übergang 18 zwischen dem Source-/Bodygebiet (12, 14) oder zwischen dem Drain-/Bodygebiet (13, 14) erstreckt und ein Teil des Dotierstoffgebiets (17) in dem Bodygebiet (14) gegenüber einem Teil der Gateelektrode (15) liegt, sodass eine Lücke L im Bodygebiet (14) zwischen dem pn-Übergang 18 und der Gateelektrode (15) durch das Dotierstoffgebiet (17) überbrückt wird.

公开(公告)号：DE102004045467B4

公开(公告)日：2020-07-30

申请号：DE102004045467

申请日：2004-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  KRISCHKE NORBERT ,  MEYER THORSTEN DR

IPC: H01L29/78 ,  H01L23/62

Abstract: Feldeffekt-Trenchtransistor mit einer Vielzahl von arrayartig angeordneten Transistorzellen, deren Gateelektroden in einem Halbleiterkörper gebildeten parallel laufenden aktiven Gräben (1) angeordnet sind, wobei wenigstens ein parallel zu den aktiven Gräben (1) laufender inaktiver Graben (2a; 2b) vorgesehen ist, in dem keine Gateelektrode angeordnet ist und wobei in einem oder mehreren der inaktiven Gräben (2a; 2b) eine oder mehrere Polysilizium-Schutzdioden (D1, D2, D3, D4) zum Schutz gegen eine Beschädigung des Gateoxids durch ESD-Pulse integriert ist bzw. sind, und der wenigstens eine inaktive Graben (2a, 2b) im Array der Transistorzellen liegt und die eine oder mehreren Polysilizium-Schutzdioden (D1, D2, D3, D4) in der Längsrichtung des jeweiligen inaktiven Grabens (2a, 2b) zueinander in Reihe geschaltet und an ihrem einen Ende mit einer Sourcemetallisierung (5) und an ihrem anderen Ende mit einer Gatemetallisierung (3a, 3b) kontaktiert sind.

公开(公告)号：DE102007063728B4

公开(公告)日：2018-12-13

申请号：DE102007063728

申请日：2007-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  HIRLER FRANZ DR ,  KRISCHKE NORBERT

IPC: H01L29/423 ,  H01L27/06 ,  H01L29/78

Abstract: Halbleiterbauelementanordnung miteinem Halbleiterkörper (100), der eine erste Seite (101) und eine der ersten Seite (101) gegenüberliegende zweite Seite (102) aufweist,einer in dem Halbleiterkörper (100) integrierten Trench-Transistorstruktur (60), die wenigstens einen Graben und in dem wenigstens einen Graben wenigstens eine Gateelektrode (64) aufweist,einer in wenigstens einem weiteren Graben (11) angeordneten Trench-Leitungsverbindung (21), die wenigstens abschnittsweise eine gleiche geometrische Struktur wie die wenigstens eine Gateelektrode (64) aufweist, undwenigstens zwei in dem Halbleiterkörper (100) oder auf dem Halbleiterkörper (100) angeordneten Anschlusskontakten (41, 42), die jeweils an die wenigstens eine Trench-Leitungsverbindung (21-24) angeschlossen sind und die durch die wenigstens eine Trench-Leitungsverbindung (21-24) elektrisch leitend miteinander verbunden sind,wobei die wenigstens eine Trench-Leitungsverbindung (21-24) mittels einer Isolationsschicht (12) gegenüber dem Halbleiterkörper (100) isoliert ist undwobei die Trench-Leitungsverbindung aus einem dotierten polykristallinen Halbleitermaterial, aus einer Halbleiter-Metall-Verbindung oder aus einem Metall besteht.

公开(公告)号：DE102004063946B4

公开(公告)日：2018-03-22

申请号：DE102004063946

申请日：2004-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRISCHKE NORBERT ,  VANNUCCI NICOLA ,  LANZERSTORFER SVEN DR ,  OSTERMANN THOMAS ,  RACKI MATHIAS ,  ZUNDEL MARKUS DR

IPC: H01L21/762 ,  G11C29/00 ,  H01L23/62 ,  H01L27/085 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: Trenchtransistoranordnung, mit einem Halbleiterkörper (30, 40), in dem mehrere nebeneinander angeordnete Trenchtransistoren ausgebildet sind, wobei wenigstens einer dieser Trenchtransistoren ein Zellenfeld mit mehreren Zellenfeldtrenches aufweist und die Trenchtransistoren durch Isolationsstrukturen, die jeweils einen Trennungstrench (50) aufweisen, gegeneinander elektrisch isoliert sind, und die Trennungstrenches (50) in Randbereichen der Trenchtransistoren ausgebildet sind, wobei in jedem Trennungstrench (50) eine mit Substratpotenzial verbundene Elektrode (52) angeordnet ist, und der Trennungstrench (50) tiefer in den Halbleiterkörper (30, 40) eindringt als die dotierten Wannengebiete (31, 44), dadurch gekennzeichnet, dass die Trennungstrenches (50) Randabschlüsse dotierter Wannengebiete (31, 44) bilden und ein an den Trennungstrench (50) angrenzendes p-dotiertes Gebiet (41) zur Unterdrückung eines durch das an der mit dem Substratpotenzial verbundenen Elektrode (52) des Trennungstrenches (50) liegende Potential ermöglichten n-Kanales zum Halbleiterkörper (40) dient.

公开(公告)号：DE102004024887B4

公开(公告)日：2012-01-26

申请号：DE102004024887

申请日：2004-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRISCHKE NORBERT ,  VANNUCCI NICOLA ,  LANZERSTORFER SVEN DR ,  KROTSCHECK THOMAS ,  RACKI MATHIAS ,  ZUNDEL MARKUS DR

IPC: H01L23/62 ,  H01L27/02 ,  H01L29/78

Abstract: Transistor, der aufweist: – ein Zellenfeld mit mehreren aktiven Transistorzellen (74) aus jeweils Sourcegebieten (62), Bodygebieten (63), Draingebieten (64) und in Zellenfeld-Trenches (61) vorgesehenen Gates, – einen Temperatursensor (66), der in das Zellenfeld integriert ist oder an dieses angrenzt, und – eine Isolationsstruktur (70, 71, 72, 81), die den Temperatursensor (66) gegenüber dem Zellenfeld elektrisch isoliert, wobei der Abstand zwischen dem Temperatursensor (66) und der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) der Schrittweite zwischen den aktiven Transistorzellen (74) innerhalb des Zellenfelds entspricht, wobei – die Isolationsstruktur einen Trennungstrench (70), der zwischen dem Zellenfeld und dem Temperatursensor (66) angeordnet ist, aufweist, und – die Innenwände eines Zellenfeld-Trenches (61) der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) sowie die Innenwände des Trennungstrenchs (70) mit Isolationsschichten ausgekleidet sind, wobei wenigstens zwei in horizontaler Richtung aufeinanderfolgende und zueinander benachbarte Isolationsschichten (77, 78), die innerhalb des Trennungstrenchs (70) und...

公开(公告)号：DE10341793B4

公开(公告)日：2021-09-23

申请号：DE10341793

申请日：2003-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  ZELSACHER RUDOLF ,  HIRLER FRANZ DR ,  KOTZ DIETMAR

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/08 ,  H01L29/423

Abstract: Halbleiterbauelement,- bei welchem in einem Halbleitermaterialbereich (20) eine Grabenstrukturhalbleiterelementeanordnung (10) mit einem Zellenfeld (Z) einer Mehrzahl in Grabenstrukturen (30) und Mesabereichen (M) des Halbleitermaterialbereichs (20) angeordneter Grabenstrukturhalbleiterelemente (T) vorgesehen ist,- bei welchem Gateelektrodenbereiche (G) der Grabenstrukturhalbleiterelemente (T) im Inneren einer jeweiligen Grabenstruktur (30) und durch eine isolierende Oxidschicht (GOX, FOX) von Wandbereichen (30w) der jeweiligen Grabenstruktur (30) elektrisch isoliert ausgebildet sind,- bei welchem als Grabenstrukturhalbleiterelement (T) jeweils ein Feldplattentrenchtransistor mit einer Feldplatte in der jeweiligen Grabenstruktur (30) vorgesehen ist,- bei welchem Sourcebereiche (S), Bodybereiche (B) und Bodykontaktbereiche (Bk) der Grabenstrukturhalbleiterelemente (T) jeweils in Mesabereichen (M) des Halbleitermaterialbereichs (20) zwischen benachbarten Grabenstrukturen (30) angeordnet sind, wobei die Sourcebereiche (S) jeweils in den zugeordneten Bodybereichen (B) enthalten sind und mit diesen einen gemeinsamen Oberflächenbereich aufweisen,- bei welchem die Sourcebereiche (S) und ein nicht umdotierten Teil des Halbleitermaterialbereichs (20) mit einem ersten Leitfähigkeitstyp (n) und die Bodybereiche (B) und die Bodykontaktbereiche (Bk) mit einem zweiten Leitfähigkeitstyp (p) ausgebildet sind,- bei welchem zumindest in einem Randbereich (R, R') des Zellenfeldes (Z) ein in der Dotierung modifizierter Oberflächenbereich (O), der laterale Endbereiche (30e) der jeweiligen Grabenstruktur (30) einbettet und mindestens einen bezüglich des Randbereichs (R') randständigen Mesabereich (M') neben einer entsprechenden randständigen Grabenstruktur (30') umfasst, vorgesehen ist, welcher als vertikale Abfolge (22, E) eines ersten Epitaxiegebietes (E1) und eines zweiten Epitaxiegebietes (E2) ausgebildet ist und in welchem die Dotierkonzentration abgesenkt ausgebildet ist, indem die Dotierungskonzentration des zweiten Epitaxiegebiets (E2) gegenüber der Dotierungskonzentration des ersten Epitaxiegebiets (E1) abgesenkt ausgebildet ist,und- bei welchem der in der Dotierung modifizierte Oberflächenbereich (O) und die vertikale Abfolge (22, E) der Epitaxiegebiete (E1, E2) über eine Epitaxie mit vertikal gestufter Dotierstoffkonzentration ausgebildet sind, wobei- die Breite DMesades jeweils zwischen zwei benachbarten Grabenstrukturen (30) befindlichen Mesabereichs (M, M') kleiner ist als die Breite DTRENCHder Grabenstruktur (30), wobei DMesa

公开(公告)号：DE102004057791B4

公开(公告)日：2018-12-13

申请号：DE102004057791

申请日：2004-11-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  HIRLER FRANZ DR

IPC: H01L29/78 ,  H01L21/336

Abstract: Trenchtransistor, mit einem Halbleiterkörper (1), in dem mehrere durch Mesagebiete (11) voneinander getrennte Zellenfeldtrenches (5) ausgebildet sind, wobei- in den Zellenfeldtrenches (5) Elektroden (9) eingebettet sind,- in den Mesagebieten (11) jeweils ein Sourcegebiet (21), ein Bodygebiet (17) sowie ein Bodykontaktgebiet (19) vorgesehen ist, und- die Elektroden (9) mehrerer Zellenfeldtrenches (5) mit einem Sourceanschluss, geeignet zur Aufnahme eines Sourcepotenzials, elektrisch verbunden sind,- die Elektroden (9) mehrerer anderer Zellenfeldtrenches (5) mit einem Gateanschluss, geeignet zur Aufnahme eines Gatepotenzials, elektrisch verbunden sind,- die mit dem Sourceanschluss oder dem Gateanschluss elektrisch verbundenen Zellenfeldtrenches (5) jeweils eine Isolationsschicht aufweisen, die die Zellenfeldtrenches auskleidet und als Feldoxid in einem unteren Bereich der Zellenfeldtrenches eine größere Dicke aufweist als ein in einem oberen Bereich ausgebildetes Gateoxid, wobei- zumindest einige Bodykontaktgebiete (19) jeweils in Form einer Schicht ausgebildet sind, deren horizontale Ausdehnung weniger als die Hälfte der horizontalen Ausdehnung eines Mesagebiets (11) beträgt, und die Schicht nur einen Teil des oberen Bereichs (15) der Trenchseitenwand eines Zellenfeldtrenches (5), dessen Elektrode mit dem Sourceanschluss elektrisch verbunden ist, bildet.

公开(公告)号：DE10324754B4

公开(公告)日：2018-11-08

申请号：DE10324754

申请日：2003-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  HIRLER FRANZ DR

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/739

Abstract: Halbleiterbauelement,- bei welchem in einem Halbleitermaterialbereich (20) eine Grabenstrukturtransistoranordnung (10) mit einem Transistorzellenfeld (Z) einer Mehrzahl in Grabenstrukturen (30) des Halbleitermaterialbereichs (20) im Wesentlichen streifenförmig angeordneter vertikaler Grabenstrukturtransistoreinrichtungen (T) mit im aufgesteuerten Zustand vertikalem Stromfluss vorgesehen ist,- bei welchem das Transistorzellenfeld (Z) offen strukturiert ausgebildet ist,- bei welchem die Gatebereiche (G) der Grabenstrukturtransistoreinrichtungen (T) im Wesentlichen im Inneren der Grabenstruktur (30) und durch eine isolierende Oxidschicht (GOX, FOX) von den Wandbereichen (30w) der jeweiligen Grabenstruktur (30) elektrisch isoliert ausgebildet sind,- bei welchem die Sourcebereiche (S), die Bodybereiche (B) und gegebenenfalls die Bodykontaktbereiche (Bk) der Grabenstrukturtransistoreinrichtungen (T) jeweils in den Mesabereichen (M) des Halbleitermaterialbereichs (20) zwischen benachbarten Grabenstrukturen (30) angeordnet sind, wobei die Sourcebereiche (S) jeweils vollständig in den zugeordneten Bodybereichen (B) enthalten sind und mit diesen insbesondere einen gemeinsamen Oberflächenbereich aufweisen, und- bei welchem in einem ersten lateralen Randbereich (R) des Zellenfeldes (Z) und/oder des Halbleitermaterialbereichs (20) die isolierende Oxidschicht (FOX) in Endbereichen (30e) der jeweiligen Grabenstruktur (30) eine vergleichsweise große Schichtstärke (D) in Form eines Feldoxids (FOX) oder Dickoxids aufweist, und zwar im Vergleich zur Schichtstärke (D) des isolierenden Oxids (GOX) oder des Gateoxids (GOX) außerhalb des ersten lateralen Randbereichs (R).

公开(公告)号：DE10262121B4

公开(公告)日：2012-03-22

申请号：DE10262121

申请日：2002-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF DR ,  HIRLER FRANZ DR ,  KRUMREY JOACHIM ,  ZUNDEL MARKUS DR ,  RIEGER WALTER DR ,  POELZL MARTIN

IPC: H01L29/78

Abstract: Halbleiterbauelement mit einem in einem Halbleiterkörper (100) ausgebildeten mehrere gleichartig aufgebaute Transistorzellen (Z1, Z2, Z3, Z4) aufweisenden Zellenfeld wobei jede der Transistorzellen aufweist: – eine erste Anschlusszone eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers, die eine stark dotierte Zone (11) und eine schwächer dotierte Zone (12) aufweist – eine zweite Anschlusszone (30) eines ersten Leitungstyps im Bereich einer Vorderseite des Halbleiterkörpers, – eine Kanalzone (20) eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone und der zweiten Anschlusszone (30) angeordnet ist, – eine Steuerelektrode (42), die in einem Graben (40), der sich in vertikaler Richtung in den Halbleiterkörper (100) hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht (44) gegenüber dem Halbleiterkörper (100) isoliert ist, wobei die Gräben der einzelnen Zellen (Z1, Z2, Z3) in horizontaler Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind, wobei der Abstand (d3) wenigstens zweier Gräben in dem Zellenfeld...

公开(公告)号：DE102004041892B4

公开(公告)日：2018-08-16

申请号：DE102004041892

申请日：2004-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  WERNER WOLFGANG DR ,  HIRLER FRANZ DR

IPC: H01L29/78 ,  H01L29/739

Abstract: Trenchtransistor, umfassend:- ein Halbleitersubstrat (1) mit einer Mehrzahl von Trenches (2, 2'), wobei die Trenches in einem Zellenfeld angeordnet sind und jeweils eine Elektrode (3, 74) umgeben von isolierendem Material (4, 23) aufweisen; und- wobei ein isolierendes Material (23) eines Trenches (2) am Rand des Zellenfeldes tiefer in das Halbleitersubstrat hineinreicht als ein isolierendes Material (4) in einem nicht am Rand gelegenen Trench (2') im Zellenfeld.