公开(公告)号：DE102007063728B4

公开(公告)日：2018-12-13

申请号：DE102007063728

申请日：2007-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  HIRLER FRANZ DR ,  KRISCHKE NORBERT

IPC: H01L29/423 ,  H01L27/06 ,  H01L29/78

Abstract: Halbleiterbauelementanordnung miteinem Halbleiterkörper (100), der eine erste Seite (101) und eine der ersten Seite (101) gegenüberliegende zweite Seite (102) aufweist,einer in dem Halbleiterkörper (100) integrierten Trench-Transistorstruktur (60), die wenigstens einen Graben und in dem wenigstens einen Graben wenigstens eine Gateelektrode (64) aufweist,einer in wenigstens einem weiteren Graben (11) angeordneten Trench-Leitungsverbindung (21), die wenigstens abschnittsweise eine gleiche geometrische Struktur wie die wenigstens eine Gateelektrode (64) aufweist, undwenigstens zwei in dem Halbleiterkörper (100) oder auf dem Halbleiterkörper (100) angeordneten Anschlusskontakten (41, 42), die jeweils an die wenigstens eine Trench-Leitungsverbindung (21-24) angeschlossen sind und die durch die wenigstens eine Trench-Leitungsverbindung (21-24) elektrisch leitend miteinander verbunden sind,wobei die wenigstens eine Trench-Leitungsverbindung (21-24) mittels einer Isolationsschicht (12) gegenüber dem Halbleiterkörper (100) isoliert ist undwobei die Trench-Leitungsverbindung aus einem dotierten polykristallinen Halbleitermaterial, aus einer Halbleiter-Metall-Verbindung oder aus einem Metall besteht.

公开(公告)号：DE102010020884B4

公开(公告)日：2018-03-15

申请号：DE102010020884

申请日：2010-05-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAEBERLEN OLIVER DR ,  HIRLER FRANZ DR ,  ROESCH MAXIMILIAN

IPC: H01L29/06 ,  H01L29/78

Abstract: Lateraler MOS-Leistungstransistor, mit – einer Halbleiterschicht (10), die eine Vorderseite (11) und eine gegenüberliegende Rückseite (12) aufweist, – einer ersten Anschlusselektrode (13) auf der Vorderseite (11) der Halbleiterschicht (10), – einer zweiten Anschlusselektrode (14) auf der Rückseite (12) der Halbleiterschicht (10), – einem ersten Dotierstoffgebiet (15) eines ersten Leitungstyps an der Vorderseite (11) in der Halbleiterschicht (10), das mit einer der Anschlusselektroden (13, 14) elektrisch verbunden ist, – einem zweiten Dotierstoffgebiet (16) eines zweiten Leitungstyps in der Halbleiterschicht (10), das mit der anderen Anschlusselektrode (13, 14) elektrisch verbunden ist, wobei zwischen dem ersten und dem zweiten Dotierstoffgebiet ein pn-Übergang (17) ausgebildet ist, an dem sich beim Anlegen einer Sperrspannung zwischen der ersten und zweiten Anschlusselektrode eine Raumladungszone ausbildet, – einem dritten Dotierstoffgebiet (22) eines zweiten Leitungstyps in der Halbleiterschicht (10), wobei zwischen dem dritten Dotierstoffgebiet (22) und dem ersten Dotierstoffgebiet (15) ein weiterer pn-Übergang (23) ausgebildet ist und das dritte Dotierstoffgebiet (22) mit derselben Anschlusselektrode (13, 14) als das erste Dotierstoffgebiet (15) elektrisch verbunden ist – wobei auf der Vorderseite (11) der Halbleiterschicht (10) eine Steuerelektrode (25) über einem Kanalgebiet (15a) in dem ersten Dotierstoffgebiet (15) derart angebracht ist, dass sich beim Anlegen einer Steuerspannung an die Steuerelektrode ein elektrisch leitfähiger Kanal in dem Kanalgebiet (15a) zwischen dem zweiten Dotierstoffgebiet (16) und dem dritten Dotierstoffgebiet (22) ausbilden kann – einer Dielektrikumsschicht (18) auf der Rückseite (12) der Halbleiterschicht (10) zwischen der Halbleiterschicht (10) und der zweiten Anschlusselektrode (14), wobei die Dielektrikumsschicht (18) eine Öffnung (19) aufweist, durch die eine elektrische Verbindung (20) zwischen der zweiten Anschlusselektrode (14) und dem ersten oder zweiten Dotierstoffgebiet (15, 16) geführt ist.

公开(公告)号：DE102005041322B4

公开(公告)日：2017-03-16

申请号：DE102005041322

申请日：2005-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR ,  PFIRSCH FRANK DR ,  ROPOHL JAN

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: Trenchtransistorstruktur mit – in einen Halbleiterkörper (2) von einer Oberfläche (3) aus reichenden und voneinander durch ein Mesagebiet (5) beabstandeten Trenches (4) eines Transistorfeldes (1); – einer im Mesagebiet (5) zur Aufnahme einer Sperrspannung ausgebildeten Driftzone (8) von einem ersten Leitfähigkeitstyp; – einem oberhalb der Driftzone (8) ausgebildeten Bodygebiet (6) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an die Trenches (4) angrenzenden Sourcegebieten (7) vom ersten Leitfähigkeitstyp; – einem unterhalb der Driftzone (8) ausgebildeten Draingebiet (9) vom ersten Leitfähigkeitstyp; – einer in den Trenches (4) ausgebildeten und vom Mesagebiet (5) durch eine Gateisolationsstruktur (11) beabstandeten Gateelektrode (10) zur Steuerung der Leitfähigkeit von zwischen den Sourcegebieten (7) und der Driftzone (8) und an die Trenches (4) angrenzenden Kanalgebieten (12); – einer in den Trenches (4) angeordneten Feldelektrodenanordnung (13) mit wenigstens einer durch eine Isolationsstruktur (15) vom Mesagebiet (5) und der Gateelektrode (10) beabstandeten und elektrisch leitfähigen Feldelektrode (14a, 14b, 14c), – die Feldelektrodenanordnung (13) mit einer Halbleiterzonenanordnung (17), die aus wenigstens einer an die Oberfläche (3) reichenden Halbleiterzone (18a, 18b, 18c) vom zweiten Leitfähigkeitstyp gebildet ist und außerhalb des Transistorfeldes (1) in einem an die Driftzone (8) angrenzenden Halbleiterbereich (16) vom ersten Leitfähigkeitstyp ausgebildet ist, elektrisch verbunden ist, und zwischen einer Halbleiterzone (18a, 18b, 18c) der Halbleiterzonenanordnung (17) und entweder einer in Richtung zum Transistorfeld (1) benachbarten Halbleiterzone (18a, 18b, 18c) der Halbleiterzonenanordnung (17) oder dem Bodygebiet (6) des Transistorfeldes (1) eine an die Oberfläche (3) des Halbleiterkörpers (2) reichende Hilfszone (19) vom zweiten Leitfähigkeitstyp ausgebildet ist; – eine Dotierstoffkonzentration der Hilfszone (19) kleiner ist verglichen mit der Dotierstoffkonzentration der Halbleiterzonen (18a, 18b, 18c).

公开(公告)号：DE10214160B4

公开(公告)日：2014-10-09

申请号：DE10214160

申请日：2002-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR ,  KRUMREY JOACHIM ,  RIEGER WALTER DR

IPC: H01L29/78 ,  H01L27/04 ,  H01L27/07 ,  H01L29/417 ,  H01L29/423

Abstract: Halbleiteranordnung, mit: – einem Halbleiterkörper (100) mit einer ersten Anschlusszone (10, 12; 10A, 12) eines ersten Leitungstyps, einer zweiten Anschlusszone (30) des ersten Leitungstyps und einer zwischen der ersten und zweiten Anschlusszone (10, 12, 30; 10A, 12, 30) ausgebildeten Body-Zone (20) eines zweiten Leitungstyps, der zum ersten Leitungstyp entgegengesetzt ist, wobei die erste Anschlusszone (10, 12; 10A, 12), die Body-Zone (20) und die zweite Anschlusszone (30) wenigstens abschnittsweise in vertikaler Richtung des Halbleiterkörpers (100) übereinander angeordnet sind, – einer Steuerelektrode (40), die isoliert gegenüber dem Halbleiterkörper (100) in einem Graben (17) ausgebildet ist, der sich in vertikaler Richtung des Halbleiterkörpers (100) von der zweiten Anschlusszone (30) durch die Body-Zone (20) bis in die erste Anschlusszone (10, 12; 10A, 12) erstreckt, – einer die zweite Anschlusszone (30) kontaktierenden ersten Anschlusselektrode (60), die gegenüber der Steuerelektrode (40) isoliert ist, und – einem Schottky-Kontakt (14), der zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) benachbart zu der Body-Zone (20) gebildet ist, wobei: – im Übergangsbereich zwischen der ersten Anschlusselektrode (60) und der ersten Anschlusszone (12) Bereiche mit Schottky-Kontakt (14) und Bereiche (15) ohne Schottky-Kontakt einander abwechseln, dadurch gekennzeichnet, dass die erste Anschlusselektrode (60) abschnittsweise in einem in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden weiteren, unterhalb der Body-Zone (20) endenden Graben (62) ausgebildet ist, wobei die Bereiche mit Schottky-Kontakt (14) und die Bereiche (15) ohne Schottky-Kontakt angrenzend an den weiteren Graben (62) gebildet sind, und der Schottky-Kontakt an einem Boden des weiteren Grabens (62) gebildet ist, und dass die zweite Anschlusszone (30) an in vertikaler Richtung des Halbleiterkörpers (100) verlaufenden Seitenwänden des weiteren Grabens (62) freiliegt und dort und nicht an einer Vorderseite (101) des Halbleiterkörpers (100) durch die erste Anschlusselektrode (60) kontaktiert ist, wobei die erste Anschlusselektrode (60) durch eine starke Implantationsdotierung der Seitenwand der Body-Zone (20) mit dem zweiten Leitfähigkeitstyp die Body-Zone (20) mit der zweiten Anschlusszone (30) kurzschließt.

公开(公告)号：DE102011053147A1

公开(公告)日：2012-03-01

申请号：DE102011053147

申请日：2011-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ELATTARI BRAHIM ,  HIRLER FRANZ DR

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/762

Abstract: Eine Halbleiterstruktur (10) enthält ein Halbleitersubstrat (12) von einer ersten Leitfähigkeit, eine Epitaxialschicht (14) von einer zweiten Leitfähigkeit auf dem Substrat (12) und eine zwischen dem Substrat (12) und der Epitaxialschicht (14) angeordnete vergrabene Schicht (16) von der zweiten Leitfähigkeit. Eine erste Grabenstruktur (17) erstreckt sich durch die Epitaxialschicht (14) und die vergrabene Schicht (16) zu dem Substrat (12) und enthält eine Seitenwandisolation (22) und leitendes Material (24) in elektrischem Kontakt mit dem Substrat (12) an einem Boden (26) der ersten Grabenstruktur (17). Eine zweite Grabenstruktur (18) erstreckt sich durch die Epitaxialschicht (14) zu der vergrabenen Schicht (16) und enthält eine Seitenwandisolation (28) und leitendes Material (30) in elektrischem Kontakt mit der vergrabenen Schicht (16) an einem Boden (32) der zweiten Grabenstruktur (18). Ein Gebiet (38) aus Isoliermaterial erstreckt sich seitlich von dem leitenden Material (24) der ersten Grabenstruktur (17) zu dem leitenden Material (30) der zweiten Grabenstruktur (18) und erstreckt sich in Längsrichtung zu einer wesentlichen Tiefe (DT2) der zweiten Grabenstruktur (18).

公开(公告)号：DE10262418B3

公开(公告)日：2015-10-08

申请号：DE10262418

申请日：2002-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR ,  LANTIER ROBERTA DR ,  ZUNDEL MARKUS

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423

Abstract: MOS-Transistoreinrichtung vom Grabenstrukturtyp mit einer sich in einer ersten Richtung in einem Halbleiterbereich (20) erstreckenden Grabenstruktur (30), – bei welcher ein Sourcebereich (S) und ein Drainbereich (D) im Halbleiterbereich (20) mit einem ersten Leitfähigkeitstyp ausgebildet sind, – bei welcher im Wesentlichen dazwischen im Inneren der Grabenstruktur (30) durch einen Isolationsbereich (GOX) isoliert eine Gateelektrodeneinrichtung (G) ausgebildet ist, – wobei die Transistoreinrichtung als Feldplattentransistoreinrichtung (10) ausgebildet ist, bei der der Isolationsbereich eine Feldplattenstruktur aufweist, die ein dickeres Oxid des Isolationsbereichs (GOX) im unteren Bereich (30u) und am Bodenbereich (30u) der Grabenstruktur (30) aufweist als im oberen Bereich (30a) der Grabenstruktur (30) ausgebildet ist, – bei welcher ein Mesabereich (M) im Halbleiterbereich (20) als Zwischenbereich in einer zur ersten Richtung senkrecht verlaufenden Richtung und zu einer benachbarten MOS-Transistoreinrichtung eine Breite DMesa aufweist, welche kleiner ist als die Breite DTrench der Grabenstruktur (30) in dieser Richtung, so dass gilt: DMesa

公开(公告)号：DE10361697B4

公开(公告)日：2011-08-11

申请号：DE10361697

申请日：2003-12-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNINGER RALF DR ,  HIRLER FRANZ DR ,  LANZERSTORFER SVEN GUSTAV DR

IPC: H01L21/762 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/423 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer Grabenstruktur mit Oxidauskleidung mit den Schritten: (a) Bereitstellen eines Halbleitermaterialbereichs (20) mit einem Oberflächenbereich (20a), (b) Ausbilden eines Grabens (30), der sich vom Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) ins Innere des Halbleitermaterialbereichs (20) erstreckt und einen Wandbereich (30b) und einen Bodenbereich (30a) aufweist, (c) Auskleiden des Inneren oder eines Teils im Inneren des Grabens (30) mit einer ersten Oxidationsschicht (40) durch oxidatives Umwandeln des Materials des Wandbereichs (30b) und/oder des Bodenbereichs (30a) im Inneren des Grabens oder jeweils eines Teils davon in einem ersten Oxidationsschritt, (d) Ausbilden einer Materialschicht (50) im Innern des Grabens (30) und dadurch teilweises oder vollständiges Auskleiden des Inneren des Grabens (30) mit der Materialschicht (50) in einer den Graben (30) nicht füllenden und an die erste Oxidationsschicht (40) direkt oder über eine Oxidationssperrschicht (45) indirekt angrenzenden Art und Weise und (e) Durchführen eines zweiten Oxidationsschritts und...

公开(公告)号：DE102004041892B4

公开(公告)日：2018-08-16

申请号：DE102004041892

申请日：2004-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS DR ,  WERNER WOLFGANG DR ,  HIRLER FRANZ DR

IPC: H01L29/78 ,  H01L29/739

Abstract: Trenchtransistor, umfassend:- ein Halbleitersubstrat (1) mit einer Mehrzahl von Trenches (2, 2'), wobei die Trenches in einem Zellenfeld angeordnet sind und jeweils eine Elektrode (3, 74) umgeben von isolierendem Material (4, 23) aufweisen; und- wobei ein isolierendes Material (23) eines Trenches (2) am Rand des Zellenfeldes tiefer in das Halbleitersubstrat hineinreicht als ein isolierendes Material (4) in einem nicht am Rand gelegenen Trench (2') im Zellenfeld.

公开(公告)号：DE102011053147B4

公开(公告)日：2017-07-27

申请号：DE102011053147

申请日：2011-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ELATTARI BRAHIM ,  HIRLER FRANZ DR

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/762

Abstract: Halbleiterstruktur (10), die Folgendes umfasst: ein Halbleitersubstrat (12) von einer ersten Leitfähigkeit; eine Epitaxialschicht (14) von einer zweiten Leitfähigkeit auf dem Substrat (12); eine zwischen dem Substrat (12) und der Epitaxialschicht (14) angeordnete vergrabene Schicht (16) von der zweiten Leitfähigkeit; eine erste Grabenstruktur (17), die sich durch die Epitaxialschicht (14) und die vergrabene Schicht (16) zu dem Substrat (12) erstreckt, wobei die erste Grabenstruktur (17) eine Seitenwandisolation (22) und leitendes Material (24) in elektrischem Kontakt mit dem Substrat (12) an einem Boden (26) der ersten Grabenstruktur (17) enthält; eine zweite Grabenstruktur (18), die sich durch die Epitaxialschicht (14) zu der vergrabenen Schicht (16) erstreckt, wobei die zweite Grabenstruktur (17) eine Seitenwandisolation (28) und leitendes Material (30) in elektrischem Kontakt mit der vergrabenen Schicht (16) an einem Boden (32) der zweiten Grabenstruktur (18) enthält; und ein Gebiet (38) aus Isoliermaterial erstreckt sich seitlich von dem leitenden Material (24) der ersten Grabenstruktur (17) zu dem leitenden Material (30) der zweiten Grabenstruktur (18) und erstreckt sich in Längsrichtung zu einer Tiefe (DT2) der zweiten Grabenstruktur (18).

公开(公告)号：DE102004029435B4

公开(公告)日：2017-02-16

申请号：DE102004029435

申请日：2004-06-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ DR

IPC: H01L29/78

Abstract: Feldplattentrenchtransistor (20, 30, 40, 50, 60) mit einem Halbleiterkörper (3), in dem mehrere Trenches (9), die durch Mesagebiete (42) voneinander getrennt werden, ausgebildet sind, wobei in den Trenches (9) jeweils eine erste oder eine zweite Gateelektrode (11, 11a), die zur Steuerung eines vertikalen Stromflusses durch den Halbleiterkörper (3) hindurch dienen, sowie Feldelektroden (12), die unterhalb der Gateelektroden angeordnet sind und auf Sourcepotenzial oder auf einem anderen geeigneten Potenzial liegen oder floaten, vorgesehen sind, dadurch gekennzeichnet, dass die ersten Gateelektroden (11) von den darunter liegenden Feldelektroden (12) elektrisch isoliert sind und auf Gatepotenzial liegen, und die zweiten Gateelektroden (11a) von den darunter liegenden Feldelektroden (12) elektrisch isoliert oder mit diesen verbunden sind und auf einem Potenzial liegen, das sich vom Gatepotenzial unterscheidet.