公开(公告)号：DE102017110086A1

公开(公告)日：2017-11-16

申请号：DE102017110086

申请日：2017-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRILLE THOMAS ,  HEDENIG URSULA ,  OTTOWITZ MARKUS ,  KOBLINSKI CARSTEN VON

IPC: B23K26/50 ,  H01L21/304 ,  H01L21/301 ,  H01L21/687

Abstract: Ein Verfahren zur Verwendung beim Herstellen von Halbleiterbauelementchips umfasst Bereitstellen eines Wafers auf einem Träger und Abdecken eines Waferzentralteils durch Setzen einer Maskierungsvorrichtung über den Waferzentralteil des Wafers und Freilassen eines Raumes zwischen einer Oberfläche des Waferzentralteils des Wafers und der Maskierungsvorrichtung. Das Verfahren umfasst ferner das Schneiden eines Waferrandteils des Wafers vom Wafer. Eine Einrichtung zur Verwendung beim Herstellen von Halbleiterbauelementchips umfasst einen Träger, der ausgelegt ist zum Tragen eines Wafers, eine Maskierungsvorrichtung, die ausgelegt ist zum Abdecken eines Waferzentralteils, und eine Schneidvorrichtung, die ausgelegt ist zum Schneiden eines Waferrandteils vom Wafer.

公开(公告)号：DE102018117393A1

公开(公告)日：2020-01-23

申请号：DE102018117393

申请日：2018-07-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEITGEB WALTER ,  BRUNNER DANIEL ,  FERLAN LUKAS ,  OTTOWITZ MARKUS ,  GOLLER BERNHARD

IPC: H01L21/683

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Auflagetisch (100) Folgendes aufweisen: eine Grundplatte (102), die eine Stützstruktur (104) aufweist, wobei die Stützstruktur (104) einen Stützbereich (104r) über der Grundplatte (102) zum Stützen mindestens eines von einem Werkstück oder einem Werkstückträger (200) darin definiert; und eine oder mehrere lichtemittierende Komponenten (106), die zwischen der Grundplatte (102) und dem Stützbereich (104r) angeordnet sind, wobei die eine oder mehreren lichtemittierenden Komponenten (106) dazu ausgebildet sind, Licht in den Stützbereich (104r) zu emittieren.

公开(公告)号：DE102014106823A1

公开(公告)日：2014-11-20

申请号：DE102014106823

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  ZORN PETER ,  OTTOWITZ MARKUS

IPC: H01L21/60 ,  H01L23/498

Abstract: Ein Verfahren zum Herstellen von Halbleiterbauelementen beinhaltet das Bereitstellen eines Stapels mit einem Halbleiterwafer (300) und einem Glassubstrat (200) mit Öffnungen (205) und mindestens einem Graben (206), das an dem Halbleiterwafer (300) angebracht ist. Der Halbleiterwafer (300) weist mehrere Halbleiterbauelemente (310) auf. Die Öffnungen (205) des Glassubstrats (200) lassen jeweilige Bereiche der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt, und der Graben (206) verbindet die Öffnungen (205). Eine Metallschicht wird mindestens an freiliegenden Wänden des Grabens (206) und den Öffnungen (205) und an den unbedeckten Bereichen der Halbleiterbauelemente (310) des Halbleiterwafers (300) ausgebildet. Ein Metallgebiet wird durch Galvanisieren von Metall in den Öffnungen (205) und dem Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die Gräben (206) zu entfernen, ausgebildet. Der Stapel des Halbleiterwafers (300) und des angebrachten Glassubstrats (200) wird geschnitten, um die Halbleiterbauelemente (310) zu trennen.

公开(公告)号：DE102014106823B9

公开(公告)日：2017-03-09

申请号：DE102014106823

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  ZORN PETER ,  OTTOWITZ MARKUS

IPC: H01L21/60 ,  H01L21/78 ,  H01L23/498

Abstract: Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Stapels, der einen Halbleiterwafer (300) und ein an dem Halbleiterwafer (300) angebrachtes Glassubstrat (200) aufweist, wobei der Halbleiterwafer (300) mehrere Halbleiterbauelemente (310) aufweist, wobei das Glassubstrat (200) mehrere Öffnungen (205, 207) aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt lassen, und mindestens einen Graben (206), der auf einer Seite (202) des Glassubstrats (200) ausgebildet ist, die von dem Halbleiterwafer (300) weg weist, und der die Öffnungen (205, 207) verbindet, wobei der mindestens eine Graben (206) eine Tiefe (d3) aufweist, die kleiner ist als eine Dicke (d1) des Glassubstrats (200); Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des mindestens einen Grabens (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch electrochemisches Abscheiden von Metall (401) in die Öffnungen (205, 207) und den mindestens einen Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um den mindestens einen Graben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.

公开(公告)号：DE102015106441A1

公开(公告)日：2016-10-27

申请号：DE102015106441

申请日：2015-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  RIEGLER ANDREAS ,  OTTOWITZ MARKUS

IPC: H01L21/304 ,  H01L21/308

Abstract: Verschiedene Ausführungsformen stellen ein Verfahren zum Planarisieren eines Halbleiterwafers bereit, wobei das Verfahren ein Bereitstellen eines Halbleiterwafers, der eine Oberfläche umfasst; und ein Ausbilden einer Maskenschicht auf der Oberfläche des Halbleiterwafers umfasst, wobei eine Stärke der Maskenschicht in Dünnungsbereichen, die zum Planarisieren zu dünnen sind, kleiner ist als in Bereichen, die zum Planarisieren nicht zu dünnen sind.

公开(公告)号：DE102015106441B4

公开(公告)日：2022-01-27

申请号：DE102015106441

申请日：2015-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  RIEGLER ANDREAS ,  OTTOWITZ MARKUS

IPC: H01L21/304 ,  H01L21/308

Abstract: Verfahren zum Planarisieren eines Halbleiterwafers (100), wobei das Verfahren umfasst:Bereitstellen eines Halbleiterwafers (100), der eine Oberfläche umfasst;Ausbilden einer Maskenschicht (430) direkt auf der Oberfläche des Halbleiterwafers (100), wobei eine Stärke der Maskenschicht (430) in Dünnungsbereichen (431), die zum Planarisieren zu dünnen sind, kleiner ist als in Bereichen (433), die zum Planarisieren nicht zu dünnen sind,wobei das Ausbilden der Maskenschicht (430) ein Ausbilden einer Rohmaskenschicht (210) und ein nachfolgendes Entfernen von Abschnitten der Rohmaskenschicht (210) in den Dünnungsbereichen (431) umfasst, wobei das Entfernen durch einen Polierprozess durchgeführt wird, wobei in den Dünnungsbereichen (431) eine größere Menge von Rohmaskenmaterial entfernt wird als in den anderen Bereichen (433);Entfernen durch Polieren von Material des Halbleiterwafers (100) in den Dünnungsbereichen (431), wobei das Material des Halbleiterwafers (100) schneller entfernt wird als Material der Maskenschicht (430); undEntfernen verbleibender Abschnitte der Maskenschicht (430) durch einen Ätzprozess.

公开(公告)号：DE102017110086B4

公开(公告)日：2022-05-12

申请号：DE102017110086

申请日：2017-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRILLE THOMAS ,  HEDENIG URSULA ,  OTTOWITZ MARKUS ,  KOBLINSKI CARSTEN VON

IPC: H01L21/304 ,  B23K26/50 ,  H01L21/301 ,  H01L21/687

Abstract: Verfahren, die folgenden Schritte umfassend:Bereitstellen eines Wafers auf einem Träger; Abdecken eines Waferzentralteils des Wafers durch Setzen einer Maskierungsvorrichtung über den Waferzentralteil des Wafers und Freilassen eines Raumes zwischen einer Oberfläche des Waferzentralteils des Wafers und der Maskierungsvorrichtung;Beaufschlagen des Raumes zwischen der Oberfläche des Waferzentralteils und der Maskierungsvorrichtung mit Druck; und Schneiden eines Waferrandteils des Wafers vom Wafer, wobei eine Steifigkeit der Maskierungsvorrichtung größer als eine Steifigkeit des Waferzentralteils des Wafers ist, wobei die Maskierungsvorrichtung eine Öffnung umfasst, die als eine Führung für ein Gas und/oder Fluid ausgelegt ist, und wobei Druckbeaufschlagen des Raumes zwischen der Oberfläche des Waferzentralteils und der Maskierungsvorrichtung das Zuführen des Gases und/oder Fluids durch die Öffnung und in den Raum zwischen der Oberfläche des Waferzentralteils des Wafers und der Maskierungsvorrichtung umfasst.

公开(公告)号：DE102014106823B4

公开(公告)日：2015-11-26

申请号：DE102014106823

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  ZORN PETER ,  OTTOWITZ MARKUS

IPC: H01L21/60 ,  H01L21/78 ,  H01L23/498

Abstract: Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Stapels, der einen Halbleiterwafer (300) und ein an dem Halbleiterwafer (300) angebrachtes Glassubstrat (200) aufweist, wobei der Halbleiterwafer (300) mehrere Halbleiterbauelemente (310) aufweist, wobei das Glassubstrat (200) mehrere Öffnungen (205, 207) aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt lassen, und mindestens einen Graben (206), der auf einer Seite (202) des Glassubstrats (200) ausgebildet ist, die von dem Halbleiterwafer (300) weg weist, und der die Öffnungen (205, 207) verbindet, wobei der mindestens eine Graben (206) eine Tiefe (d3) aufweist, die kleiner ist als eine Dicke (d1) des Glassubstrats (200); Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des mindestens einen Grabens (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch electrochemisches Abscheiden von Metall (401) in die Öffnungen (205, 207) und den mindestens einen Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die den mindestens einen Graben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.