公开(公告)号：DE102014106823B4

公开(公告)日：2015-11-26

申请号：DE102014106823

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  ZORN PETER ,  OTTOWITZ MARKUS

IPC: H01L21/60 ,  H01L21/78 ,  H01L23/498

Abstract: Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Stapels, der einen Halbleiterwafer (300) und ein an dem Halbleiterwafer (300) angebrachtes Glassubstrat (200) aufweist, wobei der Halbleiterwafer (300) mehrere Halbleiterbauelemente (310) aufweist, wobei das Glassubstrat (200) mehrere Öffnungen (205, 207) aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt lassen, und mindestens einen Graben (206), der auf einer Seite (202) des Glassubstrats (200) ausgebildet ist, die von dem Halbleiterwafer (300) weg weist, und der die Öffnungen (205, 207) verbindet, wobei der mindestens eine Graben (206) eine Tiefe (d3) aufweist, die kleiner ist als eine Dicke (d1) des Glassubstrats (200); Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des mindestens einen Grabens (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch electrochemisches Abscheiden von Metall (401) in die Öffnungen (205, 207) und den mindestens einen Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die den mindestens einen Graben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.

公开(公告)号：DE102014106823B9

公开(公告)日：2017-03-09

申请号：DE102014106823

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  ZORN PETER ,  OTTOWITZ MARKUS

IPC: H01L21/60 ,  H01L21/78 ,  H01L23/498

Abstract: Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Stapels, der einen Halbleiterwafer (300) und ein an dem Halbleiterwafer (300) angebrachtes Glassubstrat (200) aufweist, wobei der Halbleiterwafer (300) mehrere Halbleiterbauelemente (310) aufweist, wobei das Glassubstrat (200) mehrere Öffnungen (205, 207) aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt lassen, und mindestens einen Graben (206), der auf einer Seite (202) des Glassubstrats (200) ausgebildet ist, die von dem Halbleiterwafer (300) weg weist, und der die Öffnungen (205, 207) verbindet, wobei der mindestens eine Graben (206) eine Tiefe (d3) aufweist, die kleiner ist als eine Dicke (d1) des Glassubstrats (200); Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des mindestens einen Grabens (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch electrochemisches Abscheiden von Metall (401) in die Öffnungen (205, 207) und den mindestens einen Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um den mindestens einen Graben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.

公开(公告)号：DE102014116082A8

公开(公告)日：2016-06-23

申请号：DE102014116082

申请日：2014-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNECK STEPHAN ,  KRIVEC STEFAN ,  MATOY KURT ,  WEILNBÖCK FLORIAN ,  AHLERS DIRK ,  GASSER KARL-HEINZ ,  FISCHER PETRA ,  FASTNER ULRIKE

IPC: H01L23/482 ,  H01L21/60 ,  H01L23/488 ,  H01L29/45

公开(公告)号：DE102015102718A1

公开(公告)日：2015-09-10

申请号：DE102015102718

申请日：2015-02-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  BROCKMEIER ANDRE ,  ZORN PETER

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/48 ,  H01L23/08 ,  H01L23/498

Abstract: Ein Trägersubstrat, das eine Vielzahl an Aufnahmen jeweils zum Aufnehmen und Tragen eines Halbleiterchips aufweist, ist bereitgestellt. Halbleiterchips sind in den Aufnahmen angeordnet, und Metall ist in die Aufnahmen plattiert, um eine Metallstruktur auf und in Kontakt mit den Halbleiterchips auszubilden. Das Trägersubstrat wird geschnitten, um getrennte Halbleitervorrichtungen auszubilden.

公开(公告)号：DE102014115775B4

公开(公告)日：2021-05-06

申请号：DE102014115775

申请日：2014-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FASTNER ULRIKE ,  FISCHER THOMAS ,  HEINRICH ALEXANDER ,  NAPETSCHNIG EVELYN

IPC: H01L21/60 ,  H01L23/50

Abstract: Verfahren zum Ausbilden eines Halbleiterbauelements (1), wobei das Verfahren aufweist:Ausbilden einer Kontaktschicht (55), die eine oder mehrere Metallschichten aufweist, über einer ersten Hauptoberfläche (12) eines Substrats (10), wobei das Substrat (10) durch Schneidbereiche (121), in denen freiliegende Oberflächen ausgebildet sind, getrennte Bauelementbereiche (23) aufweist, wobei die Kontaktschicht (55) in dem Schneidbereich (121) und den Bauelementbereichen (23) angeordnet ist;Ausbilden einer strukturierten Lötschicht (70) über den Bauelementbereichen (23), wobei die Kontaktschicht (55) nach dem Ausbilden der strukturierten Lötschicht (70) in dem Schneidbereich (121) frei liegt, wobei die strukturierte Lötschicht (70) dicker ist als das Substrat (10); undSchneiden durch die Kontaktschicht (55) und das Substrat (10) in den Schneidbereichen (121).

公开(公告)号：DE102014115775A1

公开(公告)日：2015-05-07

申请号：DE102014115775

申请日：2014-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FASTNER ULRIKE ,  FISCHER THOMAS ,  HEINRICH ALEXANDER ,  NAPETSCHNIG EVELYN

IPC: H01L21/60 ,  H01L23/50

Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Ausbilden eines Halbleiterelements (1) ein Ausbilden einer Kontaktschicht (55) über einer ersten Hauptoberfläche (12) eines Substrats (10). Das Substrat (10) weist durch Kerf-Bereiche (121) getrennte Bauelementbereiche (23) auf. Die Kontaktschicht (55) ist in dem Kerf-Bereich (121) und den Bauelementbereichen (23) angeordnet. Eine strukturierte Lötschicht (70) ist über den Bauelementbereichen (23) ausgebildet. Die Kontaktschicht (55) liegt nach dem Ausbilden der strukturierten Lötschicht (70) in dem Kerf-Bereich (121) frei. Die Kontaktschicht (55) und das Substrat (10) in dem Kerf-Bereich (121) werden geschnitten.

公开(公告)号：DE102015102718B4

公开(公告)日：2021-02-11

申请号：DE102015102718

申请日：2015-02-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  BROCKMEIER ANDRE ,  ZORN PETER

IPC: H01L21/50 ,  H01L21/283 ,  H01L21/48 ,  H01L23/08 ,  H01L23/498

Abstract: Verfahren zum Herstellen von Halbleitervorrichtungen (300, 500, 600), umfassend:Bereitstellen eines Trägersubstrats (100, 400), das eine erste Seite (101), eine zweite Seite (102, 402) und eine Vielzahl an Aufnahmen (105, 405) jeweils zum Aufnehmen und Tragen eines Halbleiterchips (200) aufweist, wobei die Aufnahmen (105, 405) sich von der ersten Seite (101) zur zweiten Seite (102, 402) des Trägersubstrats (100, 400) erstrecken;Platzieren von Halbleiterchips (200), die jeweils eine erste Seite (201) und eine zweite Seite (202) aufweisen, in den Aufnahmen (105, 405), wobei die Aufnahmen (105, 405) zumindest Teile der ersten Seite (201) und der zweiten Seite (202) der Halbleiterchips (200) freiliegend lassen;Plattieren von Metall in die Aufnahmen (105, 405), um eine Metallstruktur (152) auf und in Kontakt mit der zweiten Seite (202) der Halbleiterchips (200) auszubilden; undDurchschneiden des Trägersubstrats (100, 400), um getrennte Halbleitervorrichtungen (300, 500, 600) auszubilden.

公开(公告)号：DE102014116082A1

公开(公告)日：2016-05-04

申请号：DE102014116082

申请日：2014-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HENNECK STEPHAN ,  KRIVEC STEFAN ,  MATOY KURT ,  WEILNBÖCK FLORIAN ,  AHLERS DIRK ,  GASSER KARL-HEINZ ,  FISCHER PETRA ,  FASTNER ULRIKE

IPC: H01L21/60 ,  H01L23/482 ,  H01L23/488 ,  H01L29/45

Abstract: Eine Halbleitervorrichtung weist einen Halbleiterchip mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche auf. Eine Chipelektrode ist auf der ersten Hauptoberfläche angeordnet. Die Chipelektrode weist eine erste Metallschicht, die ein erstes Metallmaterial, das aus der Gruppe bestehend aus W, Cr, Ta, Ti und Metalllegierungen von W, Cr, Ta, Ti ausgewählt ist, umfasst, auf. Die Chipelektrode weist ferner eine zweite Metallschicht, die ein zweites Metallmaterial, das aus der Gruppe bestehend aus Cu und einer Cu-Legierung ausgewählt ist, umfasst, auf, wobei die erste Metallschicht zwischen dem Halbleiterchip und der zweiten Metallschicht angeordnet ist.

公开(公告)号：DE102014106823A1

公开(公告)日：2014-11-20

申请号：DE102014106823

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON ,  FASTNER ULRIKE ,  ZORN PETER ,  OTTOWITZ MARKUS

IPC: H01L21/60 ,  H01L23/498

Abstract: Ein Verfahren zum Herstellen von Halbleiterbauelementen beinhaltet das Bereitstellen eines Stapels mit einem Halbleiterwafer (300) und einem Glassubstrat (200) mit Öffnungen (205) und mindestens einem Graben (206), das an dem Halbleiterwafer (300) angebracht ist. Der Halbleiterwafer (300) weist mehrere Halbleiterbauelemente (310) auf. Die Öffnungen (205) des Glassubstrats (200) lassen jeweilige Bereiche der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt, und der Graben (206) verbindet die Öffnungen (205). Eine Metallschicht wird mindestens an freiliegenden Wänden des Grabens (206) und den Öffnungen (205) und an den unbedeckten Bereichen der Halbleiterbauelemente (310) des Halbleiterwafers (300) ausgebildet. Ein Metallgebiet wird durch Galvanisieren von Metall in den Öffnungen (205) und dem Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die Gräben (206) zu entfernen, ausgebildet. Der Stapel des Halbleiterwafers (300) und des angebrachten Glassubstrats (200) wird geschnitten, um die Halbleiterbauelemente (310) zu trennen.