Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor

    公开(公告)号:DE102014113130A1

    公开(公告)日:2015-03-12

    申请号:DE102014113130

    申请日:2014-09-11

    Abstract: Eine Halbleitervorrichtung ist gemäß einer Ausführungsform zumindest teilweise in oder auf einem Substrat angeordnet und umfasst eine Vertiefung, die eine Mesa ausbildet, wobei die Mesa sich entlang einer Richtung in das Substrat zu einer Bodenfläche der Vertiefung erstreckt und ein Halbleitermaterial eines ersten Leitfähigkeitstyps umfasst, wobei das Halbleitermaterial des ersten Leitfähigkeitstyps, das zumindest lokal eine erste Dotiermittelkonzentration umfasst, sich nicht weiter als bis zur Bodenfläche in das Substrat erstreckt. Die Halbleitervorrichtung umfasst zudem eine zumindest teilweise entlang einer Seitenwand der Mesa angeordnete elektrisch leitende Struktur, wobei die elektrisch leitende Struktur mit dem Halbleitermaterial der Mesa einen elektrischen Schottky- oder Schottky-artigen Kontakt ausbildet, wobei das das Halbleitermaterial des ersten Leitfähigkeitstyps umfassende Substrat zumindest lokal entlang einer Projektion der Mesa in das Substrat eine zweite Dotiermittelkonzentration, die sich von der ersten Dotiermittelkonzentration unterscheidet, umfasst.

    JFET und Verfahren zu dessen Herstellung

    公开(公告)号:DE102015103510A1

    公开(公告)日:2015-09-17

    申请号:DE102015103510

    申请日:2015-03-10

    Abstract: Ein JFET hat einen Halbleiterkörper (20) mit einer ersten Oberfläche (15) und zweiten Oberfläche (16) im Wesentlichen parallel zur ersten Oberfläche (15). Eine Source-Metallisierung (8) und Gate-Metallisierung (10) sind auf der ersten Oberfläche (15) angeordnet. Eine Drain-Metallisierung (9) ist auf der zweiten Oberfläche (16) angeordnet. In einer Schnittebene im Wesentlichen senkrecht zur ersten Oberfläche (15) enthält der Halbleiterkörper (20): ein erstes Halbleitergebiet (1) in ohmschem Kontakt mit der Source- und Drain-Metallisierung (9)s, zumindest zwei zweite Halbleitergebiete (2) in ohmschem Kontakt mit der Gate-Metallisierung (10), die voneinander beabstandet sind und entsprechende erste pn-Übergänge (11) mit dem ersten Halbleitergebiet (1) bilden, und zumindest ein Body-Gebiet, das einen zweiten pn-Übergang mit dem ersten Halbleitergebiet (1) bildet. Das zumindest eine Body-Gebiet ist in ohmschem Kontakt mit der Source-Metallisierung (8). Zumindest ein Teil des zumindest einen Body-Gebiets ist, in einer Projektion auf die erste Oberfläche (15), zwischen den zwei zweiten Halbleitergebieten (2) angeordnet.

Patent Agency Ranking