公开(公告)号：DE102019105356B4

公开(公告)日：2022-07-14

申请号：DE102019105356

申请日：2019-03-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI

IPC: H01L21/60 ,  H01L21/56 ,  H01L21/58 ,  H01L21/66 ,  H01L23/29 ,  H01L23/498 ,  H01L23/50

Abstract: Ein Verfahren, aufweisend:Einbetten eines Halbleiterchips (106) in ein Verkapselungsmaterial (108), wobei der Halbleiterchip (106) einen ersten Anschluss (110) an einer ersten Seite (112) des Halbleiterchips (106) hat;Ausbilden einer ersten Metallmaske (124) auf einer ersten Oberfläche (120) des Verkapselungsmaterials (108), wobei die erste Metallmaske (124) über der ersten Seite (112) des Halbleiterchips (106) positioniert ist und einen ersten Teil (204) des Verkapselungsmaterials (108) freilegt, welcher mit dem ersten Anschluss (110) des Halbleiterchips (106) ausgerichtet ist;Richten eines unter Druck stehenden Stroms (210) von Flüssigkeit in Richtung auf die erste Oberfläche (120) des Verkapselungsmaterials (108) mit der ersten Metallmaske (124), um den ersten freigelegten Teil (204) des Verkapselungsmaterials (108) zu entfernen und eine erste Kontaktöffnung (100) zu dem ersten Anschluss (110) des Halbleiterchips (106) auszubilden; undAusbilden eines elektrisch leitenden Materials in der ersten Kontaktöffnung (100).

公开(公告)号：DE102015107445A1

公开(公告)日：2015-11-19

申请号：DE102015107445

申请日：2015-05-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  FUERGUT EDWARD ,  ESCHER-POEPPEL IRMGARD

IPC: H01L21/56 ,  H01L21/58 ,  H01L21/60 ,  H01L23/36 ,  H01L23/48 ,  H01L23/50

Abstract: Ein Verfahren zur Herstellung eines Package für elektronische Vorrichtungen weist das Strukturieren einer Metallschicht auf, um eine strukturierte Metallschicht zu erzeugen, die mehrere Öffnungen aufweist. Halbleiterchips werden in mindestens einigen der Öffnungen platziert. Ein Verkapselungsmaterial wird über der strukturierten Metallschicht und den Halbleiterchips aufgebracht, um einen Einkapselungskörper zu bilden. Der Einkapselungskörper wird in mehrere Packages für elektronische Vorrichtungen getrennt.

公开(公告)号：DE102021101747B4

公开(公告)日：2023-02-16

申请号：DE102021101747

申请日：2021-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHO EUNG SAN ,  NAEVE TOMASZ ,  PALM PETTERI

IPC: H01L23/34 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L23/48 ,  H01L25/07

Abstract: Ein Halbleiter-Package (100), das Folgendes aufweist:ein Substrat (102) mit einer ersten Hauptoberfläche (904), einer zweiten Hauptoberfläche (906) gegenüber der ersten Hauptoberfläche (904), einem elektrisch isolierenden Kern (908) zwischen der ersten und der zweiten Hauptoberfläche (906) und einer elektrisch leitfähigen ersten Durchkontaktierung (910), die sich durch einen Peripheriebereich (912) des Kerns (908) erstreckt, wobei der Peripheriebereich (912) eine Öffnung (110) in dem Kern (908) definiert;einen Leistungshalbleiterchip (108), der in die Öffnung (110) in dem Kern (908) eingebettet ist, wobei der Leistungshalbleiterchip (108) dünner als oder gleich dick wie der Kern (908) ist, wobei der Leistungshalbleiterchip (108) ein erstes Lastanschluss-Bondpad (114) an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptoberfläche (904) des Substrats (102) weist, ein zweites Lastanschluss-Bondpad (118) an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptoberfläche (906) des Substrats (102) weist, und ein Steueranschluss-Bondpad (122) an der ersten Seite oder der zweiten Seite aufweist;ein plattiertes erstes Kontaktpad (128) an der zweiten Hauptoberfläche (906) des Substrats (102) und das von der ersten Durchkontaktierung (910) bereitgestellt wird;ein plattiertes zweites Kontaktpad (130) an der zweiten Hauptoberfläche (906) des Substrats (102) und das von dem zweiten Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) bereitgestellt wird; undeinen thermischen Kondensator (932), der an der ersten Hauptoberfläche (904) des Substrats (102) befestigt ist, wobei der thermische Kondensator (932) so ausgelegt ist, dass er transiente Wärmeimpulse von dem Leistungshalbleiterchip (108) absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt;wobei eine erste Metallisierung (126) an der ersten Hauptoberfläche (904) des Substrats (102) das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) mit der ersten Durchkontaktierung (910) elektrisch verbindet, und wobei der thermische Kondensator (932) an der ersten Metallisierung (126) oder an einer plattierten Oberfläche der ersten Metallisierung (126) befestigt ist.

公开(公告)号：DE102021113302A1

公开(公告)日：2022-11-24

申请号：DE102021113302

申请日：2021-05-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NAEVE TOMASZ ,  MEDIC URBAN ,  MOSTOFIZADEH MILAD ,  PALM PETTERI

IPC: H05K1/02

Abstract: Eine elektronische Vorrichtung (100), welche ein Trägerboard (104), ein Metallinlay (108), welches eine Kavität (110) hat und in dem Trägerboard (104) angeordnet ist, mindestens eine elektronische Komponente (112), welche zumindest teilweise in der Kavität (110) angeordnet ist und in dem Trägerboard (104) eingebettet ist, und elektrische Kontakte (116) an einem Rand (119) mit Zinnen des Trägerboard (104) aufweist.

公开(公告)号：DE102021101742A1

公开(公告)日：2021-07-29

申请号：DE102021101742

申请日：2021-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHO EUNG SAN ,  NAEVE TOMASZ ,  PALM PETTERI

IPC: H01L23/492 ,  H01L21/56 ,  H01L23/28 ,  H01L25/07

Abstract: Ein Halbleiter-Package enthält: ein isolierendes Substrat mit einer ersten und einer zweiten Hauptseite, die einander gegenüberliegen; einen Leistungshalbleiterchip, der in das Substrat eingebettet ist und dünner als oder gleich dick wie das Substrat ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des Substrats weist, und ein Steueranschluss-Bondpad enthält; elektrisch leifähige erste Durchkontaktierungen, die sich durch das Substrat in einem Peripheriebereich erstrecken; eine erste Metallisierung, die das erste Lastanschluss-Bondpad mit den ersten Durchkontaktierungen an der ersten Hauptseite des Substrats verbindet; lötbare erste Kontaktpads an der zweiten Hauptseite des Substrats und die durch die ersten Durchkontaktierungen gebildet werden; und ein lötbares zweites Kontaktpad an der zweiten Hauptseite des Substrats und das durch das zweite Lastanschluss-Bondpad gebildet wird.

公开(公告)号：DE102021100736A1

公开(公告)日：2021-07-22

申请号：DE102021100736

申请日：2021-01-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHO EUNG SAN ,  CLAVETTE DANNY ,  FEHLER ROBERT ,  PALM PETTERI

IPC: H01L25/07 ,  H01L21/50 ,  H01L23/492 ,  H01L23/495 ,  H01L23/498 ,  H01L25/16 ,  H02M1/00

Abstract: Eine gehäuste Halbbrückenschaltung (200) beinhaltet einen Träger (202), der einen dielektrischen Kern (204) und eine erste Metallisierungsschicht (206), die auf einer oberen Fläche des Trägers (202) gebildet ist, aufweist, einen ersten und einen zweiten Halbleiterchip (224, 226), die jeweils einen ersten Anschluss (228), einen zweiten Anschluss (230) und einen Steueranschluss (232) beinhalten, und einen leitenden Verbinder (234), der auf der oberen Fläche des Trägers (202) montiert ist und mit der ersten Metallisierungsschicht (206) elektrisch verbunden ist. Der erste Halbleiterchip (224) ist als ein High-Side-Schalter der Halbbrückenschaltung (200) konfiguriert. Der der zweite Halbleiterchip (226) ist als ein Low-Side-Schalter der Halbbrückenschaltung (200) konfiguriert. Mindestens einer von dem ersten und dem zweiten Halbleiterchip (224, 226) ist in dem dielektrischen Kern (204) des Trägers (202) eingebettet. Der leitende Verbinder (234) ist mit einem von dem ersten und dem zweiten Anschluss (228, 230) von einem oder beiden des ersten und des zweiten Halbleiterchips (224, 226) elektrisch verbunden.

公开(公告)号：DE102014115653B4

公开(公告)日：2020-04-23

申请号：DE102014115653

申请日：2014-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  NIKITIN IVAN ,  PALM PETTERI

IPC: H01L21/60 ,  H01L21/58 ,  H01L25/07

Abstract: Verfahren, wobei das Verfahren umfasst:• Bereitstellen mehrerer elektronischer Chips in mehreren Chip-Aufnahmehohlräumen, die jeweils von einem Oberflächenabschnitt eines Substrats und einer Wand definiert werden, die von einem von mehreren Löchern in einem elektrisch leitfähigen Rahmen begrenzt wird, der auf dem Substrat angeordnet ist;• zumindest teilweises Verkapseln der elektronischen Chips in den Chip-Aufnahmehohlräumen durch ein Verkapselungsmittel;• Ausbilden elektrisch leitfähiger Kontakte zum elektrischen Kontaktieren der zumindest zum Teil verkapselten elektronischen Chips;• Ausbilden von Zugangslöchern in dem Verkapselungsmittel und Füllen der Zugangslöcher mit elektrisch leitfähigem Material, um dadurch jeden von den elektronischen Chips elektrisch mit einem Abschnitt des elektrisch leitfähigen Rahmens zu kontaktieren.

公开(公告)号：DE102014101366B3

公开(公告)日：2015-05-13

申请号：DE102014101366

申请日：2014-02-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  SCHARF THORSTEN ,  WOMBACHER RALF

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/48 ,  H01L25/11 ,  H01L25/16

Abstract: Elektronisches Modul (100), das ein erstes Substrat (102), eine erste Dielektrikumsschicht (104) auf dem ersten Substrat (102), zumindest einen elektronischen Chip (106), der mit einer ersten Hauptoberfläche (108) direkt oder indirekt auf einem Teilbereich der ersten Dielektrikumsschicht (104) montiert ist, ein zweites Substrat (110) über einer zweiten Hauptoberfläche (114) des zumindest einen elektronischen Chips (106), und eine elektrische Kontaktierung (116) zum elektrischen Kontaktieren des zumindest einen elektronischen Chips (106) durch die erste Dielektrikumsschicht (104) hindurch aufweist, wobei sich die erste Adhäsionsschicht (104) auf dem ersten Substrat (102) über eine Fläche hinweg erstreckt, welche die erste Hauptoberfläche (108) überschreitet.

公开(公告)号：DE102013114472A1

公开(公告)日：2014-06-26

申请号：DE102013114472

申请日：2013-12-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI

IPC: H01L21/60 ,  H01L21/50 ,  H01L21/58 ,  H01L23/50

Abstract: Ein Verfahren (200) zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen kann folgende Schritte aufweisen: Anordnen eines Chips auf einem Träger innerhalb einer Öffnung einer Metallstruktur, die über dem Träger angeordnet ist (202), Befestigen des Chips an der Metallstruktur (204), Entfernen des Trägers, um dadurch mindestens einen Kontakt des Chips freizulegen (206), und Bilden einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur (208).

公开(公告)号：DE102021101010A1

公开(公告)日：2022-07-21

申请号：DE102021101010

申请日：2021-01-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  ABDELHAMID ESLAM ,  GEBHARD THOMAS ,  HASSAN MAHADI-UL ,  SANCHEZ JUAN ,  VIELEMEYER MARTIN HENNING

IPC: H01L23/538 ,  H01L21/60 ,  H01L23/31

Abstract: Ein vorgehäuster Chip wird bereitgestellt. Der vorgehäuste Chip kann einen Chip aufweisen mit mindestens einem elektrischen oberen Kontakt auf einer Oberseite des Chips und mindestens einem elektrischen unteren Kontakt auf einer der Oberseite gegenüberliegenden Unterseite, eine erste Laminatschicht auf der Oberseite, eine zweite Laminatschicht auf der Unterseite, wobei die erste Laminatschicht und die zweite Laminatschicht zusammenlaminiert sind, um den Chip sandwichartig dazwischen aufzunehmen, eine erste Metallschicht auf der ersten Laminatschicht, die über mindestens ein oberes Kontaktloch durch die erste Laminatschicht mit dem mindestens einen elektrischen oberen Kontakt in elektrischem Kontakt ist, und eine zweite Metallschicht auf der zweiten Laminatschicht, die über mindestens ein unteres Kontaktloch durch die zweite Laminatschicht mit dem mindestens einen elektrischen unteren Kontakt in elektrischem Kontakt ist, wobei der vorgehäuste Chip frei von jedem Kontaktloch ist, das sich von der ersten Metallschicht zur zweiten Metallschicht erstreckt.