公开(公告)号：DE102021100736A1

公开(公告)日：2021-07-22

申请号：DE102021100736

申请日：2021-01-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHO EUNG SAN ,  CLAVETTE DANNY ,  FEHLER ROBERT ,  PALM PETTERI

IPC: H01L25/07 ,  H01L21/50 ,  H01L23/492 ,  H01L23/495 ,  H01L23/498 ,  H01L25/16 ,  H02M1/00

Abstract: Eine gehäuste Halbbrückenschaltung (200) beinhaltet einen Träger (202), der einen dielektrischen Kern (204) und eine erste Metallisierungsschicht (206), die auf einer oberen Fläche des Trägers (202) gebildet ist, aufweist, einen ersten und einen zweiten Halbleiterchip (224, 226), die jeweils einen ersten Anschluss (228), einen zweiten Anschluss (230) und einen Steueranschluss (232) beinhalten, und einen leitenden Verbinder (234), der auf der oberen Fläche des Trägers (202) montiert ist und mit der ersten Metallisierungsschicht (206) elektrisch verbunden ist. Der erste Halbleiterchip (224) ist als ein High-Side-Schalter der Halbbrückenschaltung (200) konfiguriert. Der der zweite Halbleiterchip (226) ist als ein Low-Side-Schalter der Halbbrückenschaltung (200) konfiguriert. Mindestens einer von dem ersten und dem zweiten Halbleiterchip (224, 226) ist in dem dielektrischen Kern (204) des Trägers (202) eingebettet. Der leitende Verbinder (234) ist mit einem von dem ersten und dem zweiten Anschluss (228, 230) von einem oder beiden des ersten und des zweiten Halbleiterchips (224, 226) elektrisch verbunden.

公开(公告)号：DE102020106518A1

公开(公告)日：2021-09-16

申请号：DE102020106518

申请日：2020-03-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  FEHLER ROBERT ,  HOEGLAUER JOSEF ,  KESSLER ANGELA

IPC: H01L23/482

Abstract: Eine Halbleitervorrichtung enthält einen Halbleiterchip mit einem ersten Chipkontaktpad auf einer ersten Chiphauptfläche. Die Halbleitervorrichtung enthält ferner eine erste elektrisch leitende Schicht, die über der ersten Chiphauptfläche angeordnet und elektrisch mit dem ersten Chipkontaktpad gekoppelt ist, wobei sich die erste elektrisch leitende Schicht in einer Richtung parallel zur ersten Chiphauptfläche erstreckt. Die Halbleitervorrichtung enthält ferner eine zweite elektrisch leitende Schicht, die über der ersten elektrisch leitenden Schicht angeordnet und elektrisch mit der ersten elektrisch leitenden Schicht gekoppelt ist, wobei sich die zweite elektrisch leitende Schicht in einer Richtung parallel zur ersten elektrisch leitenden Schicht erstreckt. Die Halbleitervorrichtung enthält ferner eine elektrische Durchverbindung, die elektrisch mit der ersten elektrisch leitenden Schicht und mit der zweiten elektrisch leitenden Schicht gekoppelt ist, wobei sich die elektrische Durchverbindung in einer Richtung senkrecht zur ersten Chiphauptfläche erstreckt, und wobei in einer Draufsicht auf die erste Chiphauptfläche die elektrische Durchverbindung und der Halbleiterchip sich nicht überlappen.

公开(公告)号：DE102024104507A1

公开(公告)日：2024-09-19

申请号：DE102024104507

申请日：2024-02-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  KESSLER ANGELA ,  KSHIRSAGAR KUSHAL ,  BODANO EMANUELE ,  BENISEK MARTIN

IPC: H01L23/66 ,  H01L21/331 ,  H01L21/336 ,  H01L23/498 ,  H01L23/52 ,  H01L23/538 ,  H01L25/07 ,  H01L25/16 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Halbleiterpackage (100) weist ein Laminat-Package-Substrat (102), ein erstes und ein zweites Leistungstransistor-Die (118, 120), die in das Laminat-Package-Substrat eingebettet sind, ein Treiber-Die (128), das in das Laminat-Package-Substrat eingebettet ist, eine Mehrzahl von I/O-Leitungen (140), die elektrisch mit I/O-Anschlüssen (130) des Treiber-Dies (128) verbunden sind, ein Schaltsignal-Pad (136), das elektrisch mit einem zweiten Lastanschluss (124) des ersten Leistungstransistor-Dies (118) und einem ersten Lastanschluss (122) des zweiten Leistungstransistor-Dies (120) verbunden ist, und ein Abschirmungspad (142), das eingerichtet ist, mindestens eine der I/O-Leitungen (140) gegenüber dem Schaltsignal-Pad (136) elektrisch abzuschirmen während eines Betriebs des ersten und zweiten Leistungstransistor-Dies (118, 120).

公开(公告)号：DE102017210654B4

公开(公告)日：2022-06-09

申请号：DE102017210654

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  HAUBNER GERHARD ,  HARTNER WALTER ,  NIESSNER MARTIN RICHARD ,  GEISSLER CHRISTIAN ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ ,  MEYER THORSTEN

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/32

Abstract: Halbleitervorrichtung, die Folgendes umfasst:ein Substrat (26);eine erste dielektrische Schicht (25), die auf dem Substrat (26) angeordnet ist;ein erstes Metallschicht-Pad (23.1), das auf der ersten dielektrischen Schicht (25) angeordnet ist;eine zweite dielektrische Schicht (24), die auf dem ersten Metallschicht-Pad (23.1) und auf der ersten dielektrischen Schicht (25) angeordnet ist, wobei die zweite dielektrische Schicht (24) eine Öffnung umfasst;ein zweites Metallschicht-Pad (22), das auf dem ersten Metallschicht-Pad (23.1) in der Öffnung der zweiten dielektrischen Schicht (24) angeordnet ist;eine Lotkugel (21), die auf dem zweiten Metallschicht-Pad (22) angeordnet ist;eine Umverdrahtungsleitung (23.3), wobei das erste Metallschicht-Pad (23.1) ein Umverdrahtungs-Pad ist und ein Teil der Umverdrahtungsleitung (23.3) oder integral mit dieser ist;wobei das erste Metallschicht-Pad (23.1) wenigstens einen Hohlraum (23.11, 33.11, 43.11, 53.11) umfasst, wobei der Hohlraum (23.11, 33.11, 43.11, 53.11) wenigstens teilweise lateral außerhalb des zweiten Metallschicht-Pads (22) angeordnet ist und wobei der Hohlraum (23.11, 33.11, 43.11, 53.11) als ein Schlitz gebildet ist, wobei der Schlitz eine längliche Form umfasst, die entlang eines kreisförmigen Bogensegments angeordnet ist,wobei der wenigstens eine Hohlraum (23.11, 33.11, 43.11, 53.11) derart gebildet und angeordnet ist, dass ein innerer Teil des ersten Metallschicht-Pads (23.1) durch zwei Torsionsfedern oder durch eine Auslegerfeder aufgehängt ist, undwobei das Substrat (26) einen Halbleiter-Die umfasst, der Halbleiter-Die ein Kontakt-Pad umfasst und das Kontakt-Pad mittels der Umverdrahtungsleitung (23.3) wenigstens teilweise mit dem ersten Metallschicht-Pad (23.1) verbunden ist.

公开(公告)号：DE102022103579A1

公开(公告)日：2022-08-18

申请号：DE102022103579

申请日：2022-02-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CARROLL ROBERT ,  FEHLER ROBERT ,  KESSLER ANGELA

IPC: H01L23/498 ,  H01L21/60 ,  H01L25/07

Abstract: Eine Halbleiteranordnung (200) weist ein Zwischenteil (100), das ein isolierendes Substrat (102), eine Mehrzahl oberer Kontaktpads (104) auf einer oberen Fläche des Substrats (102) und eine Mehrzahl unterer Kontaktpads (106) auf einer unteren Fläche des Substrats (102) aufweist, ein Halbleiterpackage (400), das einen Halbleiterdie (402), der in einen Packagekörper (404) eingebettet ist, und eine Mehrzahl von Package-Anschlüssen, die von dem Packagekörper (404) freigelegt sind, ein erstes passives elektrisches Element (500), das einen ersten und einen zweiten Anschluss (502, 504) aufweist, eine erste elektrische Verbindung (202) zwischen dem ersten Anschluss (502) des ersten passiven elektrischen Elements (500) und einem ersten der unteren Kontaktpads (106) mittels des Zwischenteils (100), eine zweite elektrische Verbindung (206) zwischen dem zweiten Anschluss (504) des ersten passiven elektrischen Elements (500) und einem ersten der Package-Anschlüsse, und eine dritte elektrische Verbindung (210) zwischen einem zweiten der Package-Anschlüsse und einem zweiten der unteren Kontaktpads (106) mittels des Zwischenteils (100) auf.

公开(公告)号：DE102020119611A1

公开(公告)日：2022-01-27

申请号：DE102020119611

申请日：2020-07-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  YUFEREV SERGEY

IPC: H01L23/62 ,  H01L23/495 ,  H01L23/64 ,  H01L25/00

Abstract: Es wird eine Schaltungsanordnung bereitgestellt. Die Schaltungsanordnung kann eine Leistungsstufe, die einen ersten Transistor und einen zweiten Transistor aufweist, eine Verkapselung, die Verkapselungsmaterial aufweist, das die Leistungsstufe verkapselt, wobei der erste Transistor und der zweite Transistor bezüglich einander entlang ihrer Längsachsen in einer L-Form angeordnet sind, und ein passives elektronisches Bauelement, das in Draufsicht in einem durch die L-förmige Konfiguration definierten rechteckigen Bereich und ferner neben dem ersten Transistor und neben dem zweiten Transistor zumindest teilweise auf der Verkapselung angeordnet oder darin eingebettet ist, aufweisen.

公开(公告)号：DE102017210654A1

公开(公告)日：2018-12-27

申请号：DE102017210654

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  HAUBNER GERHARD ,  HARTNER WALTER ,  NIESSNER MARTIN RICHARD ,  GEISSLER CHRISTIAN ,  ARCIONI FRANCESCA ,  WOJNOWSKI MACIEJ ,  MEYER THORSTEN

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/32

Abstract: Eine elektronische Vorrichtung umfasst Folgendes: eine Lotkugel, eine dielektrische Schicht, die eine Öffnung umfasst, und eine Umverdrahtungsschicht (RDL: Redistribution Layer), die ein RDL-Pad umfasst, das mit der Lotkugel verbunden ist, wobei das RDL-Pad wenigstens einen Hohlraum umfasst, wobei der Hohlraum wenigstens teilweise in einem Bereich des RDL-Pads angeordnet ist, der sich lateral außerhalb der Öffnung der dielektrischen Schicht befindet.