公开(公告)号：DE102006046869B4

公开(公告)日：2012-11-29

申请号：DE102006046869

申请日：2006-10-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEBER HANS MARTIN DR ,  SANTOS RODRIGUEZ FRANCISCO JAVIER DR ,  ZUNDEL MARKUS DR RER NAT

IPC: H01L21/304 ,  H01L21/301 ,  H01L21/66

Abstract: Verfahren zur Herstellung einer Halbleitervorrichtung, welches einen Schritt des Dünnens von der Rückseite eines Halbleiterwafers umfasst, in dem zuvor Funktionsbereiche der Halbleitervorrichtung ausgebildet wurden, wobei in einer Vorderseite des Halbleiterwafers ein Graben mit vorbestimmter Tiefe, die größer ist als eine Maximaltiefe der Funktionsbereiche, erzeugt wird, der als Dicken-Maßstab zur Steuerung des Schrittes des Dünnens genutzt wird, wobei in dem als Dicken-Maßstab genutzten Graben eine Elektrode aufgebaut und zur Steuerung des Schritts des Dünnens ein elektrischer Widerstand und/oder eine elektrische Kapazität zwischen der Elektrode und der Rückseite des Halbleiterwafers oder einem dort angeordneten Messfühler gemessen wird, wobei sich die Elektrode von der Vorderseite des Halbleiterwafers bis zur Rückseite erstreckt und als Leiterbahn zur Kontaktierung der Funktionsbereiche der Halbleitervorrichtung dient.

公开(公告)号：DE102006042026B4

公开(公告)日：2016-08-04

申请号：DE102006042026

申请日：2006-09-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LACKNER GERALD ,  MAIER CHRISTIAN ,  SANTOS RODRIGUEZ FRANCISCO JAVIER DR

IPC: H01L21/68 ,  H01L21/687

Abstract: Eine Vorrichtung (1) umfassend: einen Körper (2) mit einer Oberfläche (5) zum Auf legen einer Halbleiterscheibe (7), wobei die Oberfläche (5) aufweist: einen ersten Oberflächenbereich (5a), der eine erste Ebene (10a) definiert; einen zweiten Oberflächenbereich (5b), der in Bezug auf den ersten Oberflächenbereich (5a) vorsteht, wobei der zweite Oberflächenbereich (5b) eine zweite, zur ersten Ebene (10a) koplanare Ebene (10b) definiert, wobei der Abstand der ersten Ebene (10a) zu der zweiten Ebene (10b) größer als 100 Mikrometer ist; und eine Halbleiterscheibe (7), die in einem äußeren ersten Bereich (7a) dicker als in einem inneren zweiten Bereich (7b) ist, wobei die Halbleiterscheibe mit dem ersten Bereich (7a) auf dem ersten Oberflächenbereich (5a) und mit dem zweiten Bereich (7b) auf dem zweiten Oberflächenbereich (5b) des Körpers (5) aufliegt.

公开(公告)号：DE102005007821B4

公开(公告)日：2014-08-21

申请号：DE102005007821

申请日：2005-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER DR ,  UNTERWEGER JOSEF ,  GANARIN WERNER

IPC: H01L21/687

Abstract: Vorrichtung mit einem Montageträger (20), auf dessen Montagefläche Wafer zur Prozessbehandlung montierbar sind, – wobei die Vorrichtung einen Zwischenträger (1) aufweist, welcher zwischen der Montagefläche des Montageträgers (20) und einem zu prozessierenden Wafer (2) angeordnet ist, – wobei der Zwischenträger (1) nach Art eines Wafers derart ausgebildet ist, dass er einen Adapterwafer (1) mit einer als Flat (7) bezeichneten Abflachung und einem Zentrum bildet, welcher konzentrisch angeordnete Halteelemente (3, 4, 5; 6) zum lagerichtigen Positionieren des zu prozessierenden Wafers (2) aufweist, – wobei die Haltelemente von wenigstens drei zueinander räumlich versetzten Halteklötzchen (3, 4, 5) gebildet werden, deren radiale Position von dem Durchmesser des zu prozessierenden Wafers (2) bestimmt ist, und – wobei wenigstens eines der Halteklötzchen als Spange (6) für eine als Flat (18) bezeichnete Abflachung am zu prozessierenden Wafer (2) ausgebildet ist, so dass der zu prozessierende Wafer zwischen der Spange und den weiteren Halteklötzchen (3, 4, 5) aufgenommen ist, – wobei die Spange (6) über eine dem Zentrum des Adapterwafers (1) zugewandte Kontaktfläche (17) verfügt, die zur Ausrichtung des zu prozessierenden Wafers (2) dient, wobei die Kontaktfläche (17) mit der als Flat (18) bezeichneten Abflachung des zu prozessierenden Wafers (2) korrespondiert, so dass der Wafer (2) mittels seiner Abflachung (18) durch die Kontaktfläche (17) der Spange (6) flatorientiert positioniert ist, und – wobei die Spange (6) mit ihrer Kontaktfläche (17) zum Flat (18) des Adapterwafers (1) so orientiert ist, dass sich für den auf dem Adapterwafer (1) montierten, zu prozessierenden Wafer (2) immer die gleiche Flatorientierung zum Montageträger (20) ergibt, wie für den Adapterwafer (1).

公开(公告)号：DE102006062946B3

公开(公告)日：2018-03-29

申请号：DE102006062946

申请日：2006-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRÖNER FRIEDRICH DR ,  KOBLINSKI CARSTEN VON DR ,  SANTOS RODRIGUEZ FRANCISCO JAVIER DR

IPC: H01L21/78 ,  H01L21/331 ,  H01L21/58

Abstract: Halbleitervorrichtung, welche ein Funktions-Halbleitersubstrat (1) mit einer ersten und zweiten Hauptoberfläche, mit einem in der zweiten Hauptoberfläche ausgebildeten Diffusionsgebiet (12) und an der ersten Hauptoberfläche und der zweiten Hauptoberfläche ausgebildeten Bauelement-Funktionsbereichen aufweist, wobei an der ersten Hauptoberfläche des Funktions-Halbleitersubstrates (1) ein Trägersubstrat (20) angebracht ist, in dem Zugangsöffnungen zur ersten Hauptoberfläche vorgesehen sind, in welchen jeweils ein Funktionsbereich der Halbleitervorrichtung ausgebildet ist, und mindestens in einem Teil der Zugangsöffnungen eine dicke Metallschicht als Anschlussbereich eines im/auf dem Funktions-Halbleitersubstrat (1) ausgebildeten Bauelementbereiches vorgesehen ist, und zwischen der dicken Metallschicht in mindestens einem Teil der Zugangsöffnungen und der Metallisierung auf der zweiten Hauptoberfläche eine Durchkontaktierung in einem das Funktions-Halbleitersubstrat durchsetzenden Graben ausgebildet ist.

公开(公告)号：DE102006054311B4

公开(公告)日：2012-05-24

申请号：DE102006054311

申请日：2006-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON DR ,  KROENER FRIEDRICH DR ,  SANTOS RODRIGUEZ FRANCISCO JAVIER DR

IPC: H01L21/30

Abstract: Verfahren zur Herstellung einer Halbleitervorrichtung, mit den Merkmalen: – Bereitstellen eines Halbleiter-Funktionswafers mit einer ersten und zweiten Hauptoberfläche, – Ausführung von Bauelement-Herstellungsschritten zur Herstellung eines Bauelement-Funktionsbereiches an der ersten Hauptoberfläche, wobei die Bauelement-Herstellungsschritte einen bis zu mindestens einer ersten Temperatur stabilen Endzustand erzeugen, – Anbringen eines Trägersubstrats an der ersten Hauptoberfläche des Funktionswafers, – Dünnen des Funktionswafers auf eine vorbestimmte Substratdicke der Halbleitervorrichtung – Ausführung mindestens eines Bauelement-Herstellungsschrittes zur Herstellung eines Bauelement-Funktionsbereichs an der zweiten Hauptoberfläche, der bei der ersten Temperatur abläuft, wobei die Ausführung mindestens eines Bauelement-Herstellungsschrittes an der zweiten Hauptoberfläche die Ausführung eines Diffusionsprozesses in der zweiten Hauptoberfläche des Funktionswafers bei der ersten Temperatur zur Erzeugung eines ganzflächigen oder strukturierten Rückseiten-Diffusionsgebietes umfasst, – selektives Ätzen des Trägersubstrats, zur Herstellung von Zugangsöffnungen zur ersten Hauptoberfläche des Funktionswafers, – Ausführung mindestens eines weiteren Bauelement-Herstellungsschrittes zur Herstellung strukturierter Bauelement-Funktionsbereiche an der ersten Hauptoberfläche des...

公开(公告)号：DE102011053819A1

公开(公告)日：2012-04-05

申请号：DE102011053819

申请日：2011-09-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MAUDER ANTON ,  SANTOS RODRIGUEZ FRANCISCO JAVIER DR ,  SCHULZE HANS-JOACHIM ,  TIMME HANS-JOERG

IPC: H01L21/8258 ,  H01L27/06

Abstract: In einer Ausführungsform beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden einer ersten porösen Halbleiterschicht (110)). Eine erste Epitaxieschicht (120) wird über der ersten porösen Halbleiterschicht (110) ausgebildet. Eine Schaltungsanordnung wird in und über der ersten Epitaxieschicht (120) ausgebildet. Die Schaltungsanordnung wird ohne vollständiges Oxidieren der ersten Epitaxieschicht (120) ausgebildet.