公开(公告)号：DE102015115914A1

公开(公告)日：2016-03-24

申请号：DE102015115914

申请日：2015-09-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LACKNER GERALD ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  UNTERWEGER JOSEF

IPC: H01L21/687

Abstract: Eine Waferanordnung (200) gemäß verschiedenen Ausführungsformen kann Folgendes einschließen: einen Wafer (201); und einen Wafer-Haltering (202), wobei der Wafer (201) und der Wafer-Haltering (202) so konfiguriert sind, dass sie in loslösbarer Weise aneinander angebracht werden können.

公开(公告)号：DE102015115914B4

公开(公告)日：2021-07-15

申请号：DE102015115914

申请日：2015-09-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LACKNER GERALD ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  UNTERWEGER JOSEF

IPC: H01L21/687

Abstract: Waferanordnung (200), aufweisend:einen Wafer (201); undeinen Wafer-Haltering (202),wobei der Wafer (201) und der Wafer-Haltering (202) so konfiguriert sind, dass sie in loslösbarer Weise aneinander angebracht werden können,wobei der Wafer-Haltering (202) eine Vielzahl von krallenartigen Vorsprüngen aufweist, die umlaufend um den Wafer-Haltering (202) gebildet sind und winkelförmig voneinander beabstandet sind, undwobei der Wafer (201) eine Vielzahl von Eingriffsvorsprüngen aufweist, in welche die krallenartigen Vorsprünge eingreifen können, wobei die Eingriffsvorsprünge umlaufend um den Wafer (201) gebildet sind und winkelförmig voneinander beabstandet sind.

公开(公告)号：DE102006042026A1

公开(公告)日：2008-04-03

申请号：DE102006042026

申请日：2006-09-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LACKNER GERALD ,  MAIER CHRISTIAN ,  SANTOS RODRIGUEZ FRANCISCO JAV

IPC: H01L21/68

公开(公告)号：DE102019122614B4

公开(公告)日：2025-05-15

申请号：DE102019122614

申请日：2019-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIESKE RALF ,  BINTER ALEXANDER ,  DIEWALD WOLFGANG ,  GOLLER BERNHARD ,  GRAF HEIMO ,  LACKNER GERALD ,  RICHTER JAN ,  RUPP ROLAND ,  SCHAGERL GÜNTER ,  SWOBODA MARKO

IPC: H01L21/304

Abstract: Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist:Bereitstellen eines Ausgangssubstrats (100), das ein zentrales Gebiet (110) und ein Randgebiet (180) aufweist, wobei das Randgebiet (180) das zentrale Gebiet (110) umgibt;Ausbilden einer Ablöseschicht (150) im zentralen Gebiet (110), wobei sich die Ablöseschicht (150) parallel zu zwei horizontalen Hauptoberflächen (101, 102) des Ausgangssubstrats (100) erstreckt und wobei die Ablöseschicht (150) modifiziertes Substratmaterial aufweist; undAusbilden einer Vertiefung (190) im Randgebiet (180), wobei die Vertiefung (190) das zentrale Gebiet (110) lateral umschließt, wobei die Vertiefung (190) schräg zur Ablöseschicht (150) verläuft,wobei ein Ausbilden der Vertiefung (190) einen laserunterstützten Materialabtrag aufweist, wobei der laserunterstützte Materialabtrag ein Richten eines Laserstrahls (800) ganz oder teilweise auf eine laterale äußere Oberfläche (103) des Ausgangssubstrats (100) aufweist, wobei die laterale äußere Oberfläche (103) die beiden Hauptoberflächen (101, 102) verbindet und wobei ein Winkel zwischen einer Ausbreitungsrichtung des Laserstrahls (800) und einer horizontalen Ebene zumindest 30 Grad beträgt.

公开(公告)号：DE102012104270B4

公开(公告)日：2019-07-25

申请号：DE102012104270

申请日：2012-05-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAEBERLEN OLIVER ,  LACKNER GERALD ,  MAUDER ANTON

IPC: H01L23/482 ,  H01L21/60 ,  H01L21/768 ,  H01L21/78 ,  H01L23/34 ,  H01L23/522

Abstract: Halbleiterkomponente, aufweisend:• eine Halbleiterschicht (101), welche eine Vorderseite (101a) und eine Rückseite (101b) aufweist;• mindestens ein elektronisches Element (102), welches zumindest teilweise in der Halbleiterschicht (101) ausgebildet ist;• mindestens zwei Durchkontaktierungen (103), welche in der Halbleiterschicht (101) ausgebildet sind und sich von der Vorderseite (101a) zu der Rückseite (101b) der Halbleiterschicht (101) erstrecken;• eine Vorderseiten-Metallisierungsschicht (104), welche über zumindest einem Teil der Vorderseite (101a) der Halbleiterschicht (101) angeordnet ist, um das mindestens eine elektronische Element (102) mit den Durchkontaktierungen (103) zu verbinden;• eine Kappe (105), welche über der Vorderseite (101a) der Halbleiterschicht (101) angeordnet ist und mechanisch mit der Halbleiterschicht (101) verbunden ist, wobei die Kappe (105) als ein Vorderseiten-Träger der Halbleiterkomponente konfiguriert ist und wobei die Kappe (105) eine Vorderseite der Vorderseiten-Metallisierungsschicht (104) elektrisch isoliert;• eine Rückseiten-Metallisierungsschicht (106), welche über zumindest einem Teil der Rückseite (101b) der Halbleiterschicht (101) angeordnet und elektrisch mit den mindestens zwei Durchkontaktierungen (103) verbunden ist;• eine dielektrische Schicht (307), welche über Teilen der Vorderseite (101a) der Halbleiterschicht (101) angeordnet ist, wobei die Vorderseiten-Metallisierungsschicht (104) zwischen Abschnitten der dielektrischen Schicht (307) angeordnet ist; und• wobei eine obere Fläche der Vorderseiten-Metallisierungsschicht (104) bezüglich der Vorderseite (101a) der Halbleiterschicht (101) auf einer niedrigeren Ebene wie eine obere Fläche der dielektrischen Schicht (307) angeordnet ist, wobei die Vorderseiten-Metallisierungsschicht (104) ferner aufweist,• eine erste Umverdrahtungsleitung (341), die einen ersten Source/Drain-Bereich (302) des elektronischen Elements (102) mit der Durchkontaktierung (103) elektrisch verbindet, die mit einem ersten Abschnitt (362) der Rückseiten-Metallisierungsschicht (106) elektrisch verbunden ist, und• eine zweite Umverdrahtungsleitung (341), die einen zweiten Source/Drain-Bereich (302) des elektronischen Elements (102) mit der Durchkontaktierung (103) elektrisch verbindet, die mit einem zweiten Abschnitt (363) der Rückseiten-Metallisierungsschicht (106) elektrisch verbunden ist, wobei die Rückseiten-Metallisierungsschicht (106) einen dritten Abschnitt (364) aufweist, der in Kontakt mit einem Implantationsbereich (361) ist, der in der Halbleiterschicht (101) ausgebildet ist,wobei der erste und zweite Abschnitt (362, 363) und der dritte Abschnitt (364) der Rückseiten-Metallisierungsschicht (106) elektrisch voneinander isoliert sind und wobei die dielektrische Schicht (307) die erste Umverdrahtungsleitung (341) von der zweiten Umverdrahtungsleitung (341) elektrisch isoliert.

公开(公告)号：DE102006042026B4

公开(公告)日：2016-08-04

申请号：DE102006042026

申请日：2006-09-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LACKNER GERALD ,  MAIER CHRISTIAN ,  SANTOS RODRIGUEZ FRANCISCO JAVIER DR

IPC: H01L21/68 ,  H01L21/687

Abstract: Eine Vorrichtung (1) umfassend: einen Körper (2) mit einer Oberfläche (5) zum Auf legen einer Halbleiterscheibe (7), wobei die Oberfläche (5) aufweist: einen ersten Oberflächenbereich (5a), der eine erste Ebene (10a) definiert; einen zweiten Oberflächenbereich (5b), der in Bezug auf den ersten Oberflächenbereich (5a) vorsteht, wobei der zweite Oberflächenbereich (5b) eine zweite, zur ersten Ebene (10a) koplanare Ebene (10b) definiert, wobei der Abstand der ersten Ebene (10a) zu der zweiten Ebene (10b) größer als 100 Mikrometer ist; und eine Halbleiterscheibe (7), die in einem äußeren ersten Bereich (7a) dicker als in einem inneren zweiten Bereich (7b) ist, wobei die Halbleiterscheibe mit dem ersten Bereich (7a) auf dem ersten Oberflächenbereich (5a) und mit dem zweiten Bereich (7b) auf dem zweiten Oberflächenbereich (5b) des Körpers (5) aufliegt.

公开(公告)号：DE102019122614A1

公开(公告)日：2021-02-25

申请号：DE102019122614

申请日：2019-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIESKE RALF ,  BINTER ALEXANDER ,  DIEWALD WOLFGANG ,  GOLLER BERNHARD ,  GRAF HEIMO ,  LACKNER GERALD ,  RICHTER JAN ,  RUPP ROLAND ,  SCHAGERL GÜNTER ,  SWOBODA MARKO

IPC: H01L21/304

Abstract: Bereitgestellt wird ein Ausgangssubstrat (100), das ein zentrales Gebiet (110) und ein Randgebiet (180) umfasst. Das Randgebiet (180) umgibt das zentrale Gebiet (110). Im zentralen Gebiet (110) ist eine Ablöseschicht (150) ausgebildet. Die Ablöseschicht (150) erstreckt sich parallel zu einer Hauptoberfläche (101, 102) des Ausgangssubstrats (100). Die Ablöseschicht (150) enthält modifiziertes Substratmaterial. Eine Vertiefung (190) ist im Randgebiet (180) ausgebildet. Die Vertiefung (190) umschließt lateral das zentrale Gebiet (110). Die Vertiefung (190) verläuft vertikal und/oder geneigt zur Ablöseschicht (150).

公开(公告)号：DE102016120715A1

公开(公告)日：2017-05-11

申请号：DE102016120715

申请日：2016-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FISCHER THOMAS ,  LACKNER GERALD ,  LECHER MICHAEL ,  LEITGEB WALTER

IPC: H01L21/68

Abstract: Es werden ein Verfahren und eine Vorrichtung zur Verwendung bei der Bearbeitung eines Wafers offenbart. Bei einer Ausführungsform beinhaltet das Verfahren Folgendes: Bereitstellen eines Wafers auf einer Aufnahme, Richten eines Lichts auf eine Kante des Wafers und auf der Basis von Licht, das die Kante des Wafers passiert hat, Bearbeiten des Wafers auf der Aufnahme.

公开(公告)号：DE102014105098A1

公开(公告)日：2014-10-16

申请号：DE102014105098

申请日：2014-04-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  BAUMGARTL JOHANNES ,  LACKNER GERALD ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  MAUDER ANTON

IPC: H01L23/12 ,  H01L21/52 ,  H01L23/053 ,  H01L25/07

Abstract: Eine Halbleitervorrichtung enthält einen Vorrichtungsträger und einen am Vorrichtungsträger befestigten Halbleiterchip. Ferner enthält die Halbleitervorrichtung einen Deckel mit einer Aussparung. Der Deckel umfasst ein Halbleitermaterial und ist am Vorrichtungsträger derart befestigt, dass der Halbleiterchip in der Aussparung untergebracht ist.

公开(公告)号：DE102012104270A1

公开(公告)日：2012-11-22

申请号：DE102012104270

申请日：2012-05-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAEBERLEN OLIVER ,  LACKNER GERALD ,  MAUDER ANTON

IPC: H01L23/482 ,  H01L21/60 ,  H01L21/768 ,  H01L21/78 ,  H01L23/34 ,  H01L23/522

Abstract: Bei verschiedenen Ausführungsformen kann eine Halbleiterkomponente (100, 400, 500, 600, 700, 800, 900) aufweisen eine Halbleiterschicht (101), welche eine Vorderseite (101a) und eine Rückseite (101b) aufweist; mindestens ein elektronisches Element (102), welches zumindest teilweise in der Halbleiterschicht (101) ausgebildet ist; mindestens eine Durchkontaktierung (103), welche in der Halbleiterschicht (101) ausgebildet ist und sich von der Vorderseite (101a) zu der Rückseite (101b) der Halbleiterschicht (101) erstreckt; eine Vorderseiten-Metallisierungsschicht (104), welche über zumindest einem Teil der Vorderseite (101a) der Halbleiterschicht (101) angeordnet ist, um das mindestens eine elektronische Element (102) mit der mindestens einen Durchkontaktierung (103) zu verbinden; eine Kappe (105), welche über der Vorderseite (101a) der Halbleiterschicht (101) angeordnet ist und mechanisch mit der Halbleiterschicht (101) verbunden ist, wobei die Kappe (105) als ein Vorderseiten-Träger der Halbleiterkomponente (100, 400, 500, 600, 700, 800, 900) konfiguriert ist; eine Rückseiten-Metallisierungsschicht (106), welche über zumindest einem Teil der Rückseite (101b) der Halbleiterschicht (101) angeordnet und elektrisch mit der mindestens einen Durchkontaktierung (103) verbunden ist.