公开(公告)号：DE102016100562A1

公开(公告)日：2016-07-21

申请号：DE102016100562

申请日：2016-01-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BUKETHAL CHRISTOPH ,  HATZOPOULOS NIKOLAOS ,  KNOBLOCH KLAUS ,  LANGHEINRICH WOLFRAM ,  RÖHRICH MAYK ,  STAHRENBERG KNUT ,  STRENZ ROBERT ,  GRATZ ACHIM ,  TEMPEL GEORG

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/788

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Halbleitersubstratanordnung (100) bereitgestellt werden, wobei die Halbleitersubstratanordnung (100) umfassen kann: ein Halbleitersubstrat (102), einen ersten Bereich (103a) bei einem ersten Niveau (104a) und einen zweiten Bereich (103b) neben dem ersten Bereich (103a) auf einem zweiten Niveau (104b) definierend, wobei das erste Niveau (104a) niedriger als das zweite Niveau (104b) ist; mehrere planare nicht-flüchtige Speicherstrukturen (112), über dem Halbleitersubstrat (102) im ersten Bereich (103a) angeordnet; und mehrere planare Transistorstrukturen (114), über dem Halbleitersubstrat (102) im zweiten Bereich (103b) angeordnet.

公开(公告)号：DE102014109800A1

公开(公告)日：2015-01-15

申请号：DE102014109800

申请日：2014-07-11

Applicant: INFINEON TECHNOLOGIES AG ,  SAMSUNG ELECTRONICS CO LTD

Inventor： PARK JAEHOO ,  YU CHEONG SIK ,  BAE CHOELHWYI ,  STAHRENBERG KNUT

IPC: H01L21/66 ,  H01L21/266 ,  H01L21/8244

Abstract: Ein Verfahren zum Bilden einer Halbleitervorrichtung umfasst das Bilden eines ersten Transistors und eines zweiten Transistors auf einem Substrat, das Überwachen der Prozesse zum Bilden des ersten und des zweiten Transistors, um einen Fehler zu finden und das Durchführen eines zusätzlichen Ionenimplantationsprozesses, um einen Niedrigkonzentrationsdotierungsbereich oder einen Halo-Bereich auf dem ersten Transistor oder dem zweiten Transistor entsprechend einem gefundenen Fehler zu bilden.

公开(公告)号：DE10254473B4

公开(公告)日：2006-11-30

申请号：DE10254473

申请日：2002-11-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROTHENHAEUSER STEFFEN ,  STAHRENBERG KNUT

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/06

公开(公告)号：DE102010017245B8

公开(公告)日：2015-04-16

申请号：DE102010017245

申请日：2010-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAN JIN-PING ,  STAHRENBERG KNUT

IPC: H01L27/06 ,  H01L21/283 ,  H01L21/822

公开(公告)号：DE102010017306A1

公开(公告)日：2010-12-16

申请号：DE102010017306

申请日：2010-06-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAMPP ROLAND ,  HAN JIN-PING ,  STAHRENBERG KNUT ,  ARNIM KLAUS VON

IPC: H01L27/092 ,  H01L21/8238

公开(公告)号：DE50305632D1

公开(公告)日：2006-12-21

申请号：DE50305632

申请日：2003-01-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAHL CLAUS ,  STAHRENBERG KNUT ,  WILBERTZ CHRISTOPH

IPC: H01L21/02 ,  H01L21/285 ,  H01L27/08 ,  H01L29/94

Abstract: A method for producing a capacitor comprises providing a raw structure having a substrate and at least one dielectric layer, wherein a first area and a second area of the substrate are separated by an isolating layer. Above the first and second areas, an electrically conductive layer is arranged on the at least one dielectric layer. Further, a mask layer is deposited on the electrically conductive layer, wherein it is structured for generating a first mask above the first area. The method further comprises etching away the electrically conductive layer and at least one of the dielectric layers in the second area by means of the first mask and completing an active device in the second area.

公开(公告)号：DE10200838A1

公开(公告)日：2003-07-31

申请号：DE10200838

申请日：2002-01-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STAHRENBERG KNUT ,  DAHL CLAUS ,  WILBERTZ CHRISTOPH

IPC: H01L21/02 ,  H01L21/285 ,  H01L27/08 ,  H01L29/94 ,  H01L21/822

Abstract: A method for producing a capacitor comprises providing a raw structure having a substrate and at least one dielectric layer, wherein a first area and a second area of the substrate are separated by an isolating layer. Above the first and second areas, an electrically conductive layer is arranged on the at least one dielectric layer. Further, a mask layer is deposited on the electrically conductive layer, wherein it is structured for generating a first mask above the first area. The method further comprises etching away the electrically conductive layer and at least one of the dielectric layers in the second area by means of the first mask and completing an active device in the second area.

公开(公告)号：DE102010017245B4

公开(公告)日：2015-02-05

申请号：DE102010017245

申请日：2010-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAN JIN-PING ,  STAHRENBERG KNUT

IPC: H01L27/06 ,  H01L21/283 ,  H01L21/822

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements (100), wobei das Verfahren Folgendes aufweist: • Ausbilden eines Transistormaterialstapels (112/114/116) über einem Werkstück (102); • Strukturieren des Transistormaterialstapels (112/114/116), wodurch ein Gate eines Transistors (134) in einem ersten Gebiet (104) des Werkstücks (102) ausgebildet wird und ein Abschnitt des Transistormaterialstapels (112/114/116) in einem zweiten Gebiet (106) des Werkstücks (102) zurückgelassen wird; • gleichzeitiges Entfernen eines oberen Abschnitts des Transistormaterialstapels (112/114/116) in dem zweiten Gebiet (106) und eines oberen Abschnitts des Werkstücks (102) in dem ersten Gebiet (104) bei dem Gate des Transistors (134), wodurch ausgenommene Gebiete (126) in dem Werkstück (102) in dem ersten Gebiet (104) ausgebildet werden; und • Ausbilden eines halbleitenden Materials (130) in den ausgenommenen Gebieten (126) des Werkstücks (102) in dem ersten Gebiet (104) und über einem Abschnitt des Transistormaterialstapels (112/114/116) in dem zweiten Gebiet (106), wodurch ein Widerstand (136) in dem zweiten Gebiet (106) ausgebildet wird.

公开(公告)号：DE102010017245A1

公开(公告)日：2011-01-20

申请号：DE102010017245

申请日：2010-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAN JIN-PING ,  STAHRENBERG KNUT

IPC: H01L27/06 ,  H01L21/283 ,  H01L21/822

Abstract: Es werden Verfahren zum Herstellen von Widerständen (136), Verfahren zum Herstellen von Halbleiterbauelementen (100) und Strukturen davon offenbart. Bei einer Ausführungsform beinhaltet ein Verfahren zum Herstellen eines Widerstands (136) das Ausbilden eines Transistormaterialstapels (112/114/116) über einem Werkstück (102) und das Strukturieren des Transistormaterialstapels (112/114/116), Ausbilden eines Gate eines Transistors in einem ersten Gebiet (104) des Werkstücks (102) und das Zurücklassen eines Abschnitts des Transistormaterialstapels (112/114/116) in einem zweiten Gebiet (106) des Werkstücks (102). Ein oberer Abschnitt des Transistormaterialstapels (112/114/116) wird in dem zweiten Gebiet (106) entfernt und ein oberer Abschnitt des Werkstücks wird in dem ersten Gebiet (104) bei dem Gate des Transistors (134) entfernt, wodurch ausgenommene Gebiete (126) in dem Werkstück (102) in dem ersten Gebiet (104) ausgebildet werden. Ein halbleitendes Material (130) wird in den ausgenommenen Gebieten des Werkstücks (102) in dem ersten Gebiet (104) und über einem Abschnitt des Transistormaterialstapels (112/114/116) in dem zweiten Gebiet (106) ausgebildet, wodurch ein Widerstand (136) in dem zweiten Gebiet (106) ausgebildet wird.

公开(公告)号：DE10254473A1

公开(公告)日：2004-06-09

申请号：DE10254473

申请日：2002-11-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROTHENHAEUSER STEFFEN ,  STAHRENBERG KNUT

IPC: H01L21/8238 ,  H01L21/8234 ,  H01L21/8249

Abstract: Production of an integrated semiconductor circuit comprises introducing a first active zone (1a, 1b) and a second active zone (1a', 1b') into a semiconductor substrate, applying a first dielectric layer (3) over the first active zone and second active zone, applying a second dielectric layer (4) on the first dielectric layer, removing the second dielectric layer over the second active zone, applying a third dielectric layer over the second active zone, producing a gate electrode (7') over the first active zone and the second active zone, and introducing a source and drain region into the two active zones. An Independent claim is also included for an alternative process for the production of an integrated semiconductor circuit.