公开(公告)号：DE102011055127A1

公开(公告)日：2012-06-06

申请号：DE102011055127

申请日：2011-11-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KNOBLOCH KLAUS ,  STRENZ ROBERT

IPC: H01L27/115

Abstract: Eine Transistoranordnung weist einen Schalttransistor und einen Erfasstransistor auf. Der Schalttransistor weist eine Ladungsspeicherstruktur und eine Steuerstruktur auf. Der Erfasstransistor weist eine Ladungsspeicherstruktur, eine Steuerstruktur und eine Auswählstruktur auf. Die Ladungsspeicherstruktur des Schalttransistors ist mit der Ladungsspeicherstruktur des Erfasstransistors elektrisch verbunden. Der Erfasstransistor ist so eingerichtet, dass die Auswählstruktur und die Steuerstruktur des Erfasstransistors unabhängig voneinander elektrisch angesteuert werden können.

公开(公告)号：DE10336785A1

公开(公告)日：2004-09-16

申请号：DE10336785

申请日：2003-08-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRATZ ACHIM ,  ROEHRICH MAYK ,  KNOBLOCH KLAUS

IPC: G11C16/04

公开(公告)号：DE102014013910A1

公开(公告)日：2015-04-16

申请号：DE102014013910

申请日：2014-09-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  HOFMANN KARL ,  KNOBLOCH KLAUS ,  STRENZ ROBERT

IPC: G11C11/16

Abstract: Ein Speicher mit einem Feld von senkrechten STT-MRAM-Zellen (Spin-Transfer Torque Magnetic Random Access Memory, magnetischer Spin-Transfer-Drehmoment-Direktzugriffsspeicher), wobei jede Zelle einen Magnetschichtstapel aufweist. Eine zwischen den Zellen angeordnete und eine Mindesthöhe von wenigstens der Höhe des Magnetschichtstapels aufweisende magnetische Abschirmung.

公开(公告)号：DE502004010443D1

公开(公告)日：2010-01-14

申请号：DE502004010443

申请日：2004-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRATZ ACHIM ,  ROEHRICH MAYK ,  KNOBLOCH KLAUS

IPC: G11C16/26 ,  G11C16/04

公开(公告)号：DE10306318A1

公开(公告)日：2004-09-02

申请号：DE10306318

申请日：2003-02-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KNOBLOCH KLAUS ,  GRATZ ACHIM ,  SCHULER FRANZ

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/40 ,  H01L29/788 ,  H01L27/115 ,  H01L21/8247

Abstract: The arrangement (76) has a substrate (10) carrying a doped semiconducting layer (14) of first conductivity type, an insulating layer (16) and an electrically conducting layer or an insulating charge storage layer (18) suitable for storing charges with at least one trench (32) that passes through the charge storage layer and through the doped semiconducting layer. An independent claim is also included for the following: (a) a method of manufacturing a semiconducting circuit arrangement, especially an inventive arrangement.

公开(公告)号：DE102011055127B4

公开(公告)日：2020-07-02

申请号：DE102011055127

申请日：2011-11-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KNOBLOCH KLAUS ,  STRENZ ROBERT

IPC: H01L27/11517 ,  H01L27/11519 ,  H01L27/1156 ,  H01L27/118

Abstract: Transistoranordnung, aufweisend:einen Schalttransistor (320, 520), der eine Ladungsspeicherstruktur (124) und eine Steuerstruktur (125) aufweist; undeinen Erfasstransistor (340, 540), der eine Ladungsspeicherstruktur (144), eine Steuerstruktur (145) und eine Auswählstruktur (146) aufweist;wobei die Ladungsspeicherstruktur (124) des Schalttransistors (320, 520) mit der Ladungsspeicherstruktur (146) des Erfasstransistors (340, 540) elektrisch verbunden ist;wobei der Erfasstransistor (340, 540) so eingerichtet ist, dass die Auswählstruktur (146) und die Steuerstruktur (145) des Erfasstransistors (340, 540) unabhängig voneinander elektrisch angesteuert werden können; undwobei der Erfasstransistor (340, 540) als Split-Gate-Vorrichtung eingerichtet ist.

公开(公告)号：DE102016100562A1

公开(公告)日：2016-07-21

申请号：DE102016100562

申请日：2016-01-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BUKETHAL CHRISTOPH ,  HATZOPOULOS NIKOLAOS ,  KNOBLOCH KLAUS ,  LANGHEINRICH WOLFRAM ,  RÖHRICH MAYK ,  STAHRENBERG KNUT ,  STRENZ ROBERT ,  GRATZ ACHIM ,  TEMPEL GEORG

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/788

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Halbleitersubstratanordnung (100) bereitgestellt werden, wobei die Halbleitersubstratanordnung (100) umfassen kann: ein Halbleitersubstrat (102), einen ersten Bereich (103a) bei einem ersten Niveau (104a) und einen zweiten Bereich (103b) neben dem ersten Bereich (103a) auf einem zweiten Niveau (104b) definierend, wobei das erste Niveau (104a) niedriger als das zweite Niveau (104b) ist; mehrere planare nicht-flüchtige Speicherstrukturen (112), über dem Halbleitersubstrat (102) im ersten Bereich (103a) angeordnet; und mehrere planare Transistorstrukturen (114), über dem Halbleitersubstrat (102) im zweiten Bereich (103b) angeordnet.

公开(公告)号：DE102015102767A1

公开(公告)日：2015-09-03

申请号：DE102015102767

申请日：2015-02-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KNOBLOCH KLAUS ,  STRENZ ROBERT

IPC: H01L27/24 ,  H01L45/00

Abstract: Ein Speicher (402) umfasst eine erste Elektrode (412) und eine zweite Elektrode (414), die in einer ersten Schicht (410) ausgebildet sind, und eine dritte Elektrode (438) und eine vierte Elektrode (440), die in einer zweiten Schicht ausgebildet sind. Der Speicher (402) umfasst ein widerstandschaltendes Speicherelement (426) und ein Antischmelzelement (420). Das widerstandschaltende Speicherelement (426) umfasst eine Metalloxidschicht und ist zwischen der ersten Elektrode (412) und der dritten Elektrode (438) angeordnet. Die Metalloxidschicht hat eine erste Dicke und eine der ersten Dicke entsprechende Formierspannung. Das Antischmelzelement (420) umfasst eine dielektrische Schicht (422) und ist zwischen der zweiten Elektrode (414) und der vierte Elektrode (440) angeordnet. Die dielektrische Schicht (422) hat eine zweite Dicke, die geringer als die erste Dicke ist, und eine dielektrische Durchbruchsspannung, die geringer als die Formierspannung ist.

公开(公告)号：DE10120052A1

公开(公告)日：2002-10-31

申请号：DE10120052

申请日：2001-04-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRATZ ACHIM ,  WAWER PETER ,  ROEHRICH MAYK ,  KNOBLOCH KLAUS

IPC: H01L21/762 ,  H01L27/088 ,  H01L27/08 ,  H01L21/822

Abstract: Semiconductor circuit comprises components arranged on a substrate (1); and a trench isolation (3) for electrical isolating two of the electrical components. One of the components is a MOSFET (2) having a source region (S), a gate region (G) and a drain region (D). The MOSFET has a drift zone (4) and a trench isolation (5) between the gate region and the drain region. The drift zone runs below the trench isolation of the MOSFET in the substrate. An Independent claim is also included for a process for the production of the semiconductor circuit. Preferred Features: The trench isolations are shallow trench isolations (STI) and contain an oxide, preferably silicon dioxide, or polysilicon. The trench isolations are 0.05-1 microns m wide and 0.15-1 microns m thick.

公开(公告)号：DE10362312B4

公开(公告)日：2014-10-30

申请号：DE10362312

申请日：2003-02-14

Applicant: INFINEON TECHNOLOGIES AG ,  QIMONDA AG

Inventor： KNOBLOCH KLAUS ,  GRATZ ACHIM ,  SCHULER FRANZ DR

IPC: H01L27/115 ,  H01L21/8247

Abstract: Halbleiter-Schaltungsanordnung (76), mit einem Substrat (10), das in der angegebenen Reihenfolge trägt: eine dotierte Halbleiterschicht (14) eines ersten Leitfähigkeitstyps, eine elektrisch isolierende Schicht (16), und eine elektrisch leitfähige ladungsspeichernde Schicht (18) oder eine elektrisch isolierende ladungsspeichernde Schicht (18), die zum Speichern von Ladungen geeignet ist, und mit mindestens einem tiefen Graben (32), der die elektrisch isolierende Schicht (16) und die ladungsspeichernde Schicht (18) durchdringt und sich auch in die dotierte Halbleiterschicht (14) hinein erstreckt, wobei der Graben (32) die dotierte Halbleiterschicht (14) durchdringt, und mit mindestens einen im Vergleich zu dem die elektrisch isolierende Schicht (16) durchdringenden tiefen Graben (32) flacheren und breiteren Graben (100), der in der Halbleiterschicht (14) des ersten Leitfähigkeitstyps angeordnet ist und der von dem die ladungsspeichernde Schicht (18) durchdringenden tiefen Graben (32) durchdrungen wird, mit mehreren nebeneinander angeordneten Gräben, zwischen denen jeweils eine Vielzahl von Speicherzellen angeordnet sind, wobei die Speicherzellen EEPROM-Speicherzellen oder Flash-EEPROM-Speicherzellen sind, dadurch gekennzeichnet, dass der tiefe Graben ein Isolationsgraben ist.