公开(公告)号：KR20180041590A

公开(公告)日：2018-04-24

申请号：KR20170132216

申请日：2017-10-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  UMMINGER KATHARINA ,  VON KOBLINSKI CARSTEN

IPC: H01L23/66 ,  H01L23/00 ,  H01L23/485 ,  H01L23/538

CPC classification number: H01L23/66 ,  H01L23/5222 ,  H01L23/645 ,  H01L25/112

Abstract: RF 모듈은벌크반도체기판의제 1 주면영역에통합되는적어도하나의집적 RF 컴포넌트를갖는벌크반도체기판―벌크반도체기판은제 2 주면영역및 측면영역을포함함―과, 벌크반도체기판의측면영역을둘러싸는절연구조체―절연구조체는제 1 대향주면영역및 제 2 대향주면영역을더 포함함―와, 절연재료로임베딩되는적어도하나의구조화된금속화층을포함하는배선층 스택―배선층 스택은벌크반도체기판의제 1 주면영역및 절연구조체의제 1 주면영역상에배치되고후자에인접함―과, 절연구조체의제 2 주면영역에서의캐리어구조체를포함하고, 캐리어구조체및 절연구조체는상이한재료를포함한다.

公开(公告)号：DE102013109881B4

公开(公告)日：2020-06-18

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/768 ,  H01L21/306 ,  H01L21/78

Abstract: Verfahren (100) zur Herstellung einer Chipanordnung, wobei das Verfahren Folgendes aufweist:Ausbilden (110) eines Lochs in einem Träger (504) mit mindestens einem Chip (506), wobei das Ausbilden eines Lochs im Träger (504) Folgendes aufweist:selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger (504) ausgebildet wird,Ausbilden von Passivierungsmaterial (524) über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind;selektives Entfernen eines Teils des Passivierungsmaterials (524) und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials (524) freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials (524) über mindestens einer Hohlraumwand (518) bleibt;wobei das Verfahren ferner das anschließende Ausbilden (120) einer Schicht (632) über dem weiteren Teil des Passivierungsmaterials (524), das über der mindestens einen Hohlraumwand (518) bleibt, aufweist;wobei das Ausbilden (110) eines Lochs (502) im Träger (504) das Ausbilden des Lochs (502) durch den Träger (504) hindurch aufweist, wobei der mindestens eine Chip (506) vom Träger (504) getrennt wird.

公开(公告)号：DE102014106798A1

公开(公告)日：2014-11-20

申请号：DE102014106798

申请日：2014-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOLLER ADOLF ,  MARIANI FRANCO ,  UMMINGER KATHARINA

IPC: H01L21/30 ,  H01L21/67

Abstract: Verfahren und Vorrichtungen werden bereitgestellt, in denen ein Trennmittel auf mindestens einen Abschnitt eines Substrats aufgebracht wird. Der mindestens eine Abschnitt des Substrats wird von einem Träger entfernt.

公开(公告)号：DE102017215354B4

公开(公告)日：2021-10-07

申请号：DE102017215354

申请日：2017-09-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  UMMINGER KATHARINA ,  VON KOBLINSKI CARSTEN

IPC: H01L23/31 ,  H01L21/50 ,  H01L21/60 ,  H01L23/13 ,  H01L23/485

Abstract: HF-Baustein (100) mit folgenden Merkmalen:einem Bulk-Halbleitersubstrat (102) mit zumindest einem integrierten HF-Bauelement (104), das in einem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) integriert ist, wobei das Bulk-Halbleitersubstrat ferner einen zweiten Hauptoberflächenbereich (102-B) und einen Seitenflächenbereich (102-C) aufweist, und wobei das Bulk-Halbleitersubstrat (102) ein hoch-resistives Halbleitermaterial mit einer Dicke zwischen 5 und 50 µm aufweist;einer Isolatorstruktur (120; 122 , 124), die den Seitenflächenbereich (102-C) des Bulk-Halbleitersubstrats umgibt, wobei die Isolatorstruktur (120; 122, 124) ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich (120-A, 120-B) aufweist,einem Verdrahtungsschichtstapel (140) mit zumindest einer in ein Isolationsmaterial (144) eingebetteten, strukturierten Metallisierungsschicht (142), der auf dem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) und dem daran angrenzenden, ersten Hauptoberflächenbereich (120-A) der Isolatorstruktur (120; 122, 124) angeordnet ist, undeiner Trägerstruktur (130) an dem zweiten Hauptoberflächenbereich (120-B) der Isolatorstruktur (120), wobei die Trägerstruktur (130) und die Isolatorstruktur (120) unterschiedliche Materialien aufweisen.

公开(公告)号：DE102016118709B3

公开(公告)日：2018-01-25

申请号：DE102016118709

申请日：2016-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHMENN ANDRE ,  POMPL STEFAN ,  UMMINGER KATHARINA ,  SOJKA DAMIAN

IPC: H01L23/60 ,  H01L21/304 ,  H01L21/60

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Schutzvorrichtung vor elektrostatischer Entladung Folgendes aufweisen: eine erste vertikal integrierte Schutzstruktur vor elektrostatischer Entladung, die einen ersten Halbleiterabschnitt, ein erstes Kontaktgebiet, das auf einer ersten Seite des ersten Halbleiterabschnitts angeordnet ist, einen ersten Anschluss, der auf einer zweiten Seite des ersten Halbleiterabschnitts, die der ersten Seite des ersten Halbleiterabschnitts gegenüberliegt, freiliegt, und wenigstens zwei Schutzstrukturelemente vor elektrostatischer Entladung in einer antiparallelen Anordnung aufweist, eine zweite vertikal integrierte Schutzstruktur vor elektrostatischer Entladung, die einen zweiten Halbleiterabschnitt, ein zweites Kontaktgebiet, das auf einer ersten Seite des zweiten Halbleiterabschnitts angeordnet ist, einen zweiten Anschluss, der auf einer zweiten Seite des zweiten Halbleiterabschnitts, die der ersten Seite des zweiten Halbleiterabschnitts gegenüberliegt, freiliegt, und wenigstens zwei Schutzstrukturelemente vor elektrostatischer Entladung in einer antiparallelen Anordnung aufweist, eine Schicht für elektrische Verbindung, wobei die erste vertikal integrierte Schutzstruktur vor elektrostatischer Entladung und die zweite vertikal integrierte Schutzstruktur vor elektrostatischer Entladung auf der Schicht für elektrische Verbindung seitlich voneinander getrennt angeordnet sind und über die Schicht für elektrische Verbindung antiseriell elektrisch miteinander verbunden sind, wobei die Schicht für elektrische Verbindung über wenigstens eine Haftschicht an einen Stützträger montiert ist.

公开(公告)号：DE102017215354A1

公开(公告)日：2018-04-19

申请号：DE102017215354

申请日：2017-09-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  UMMINGER KATHARINA ,  VON KOBLINSKI CARSTEN

IPC: H01L23/31 ,  H01L21/50 ,  H01L21/60 ,  H01L23/13 ,  H01L23/485

公开(公告)号：DE102013109881A1

公开(公告)日：2014-03-13

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/306 ,  H01L21/283 ,  H01L21/3105 ,  H01L21/56 ,  H01L21/60 ,  H01L21/78 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485

Abstract: Ein Verfahren (100) zur Herstellung einer Chipanordnung wird geschaffen, wobei das Verfahren Folgendes aufweist: Ausbilden eines Lochs in einem Träger mit mindestens einem Chip (110), wobei das Ausbilden eines Lochs im Träger Folgendes aufweist: selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger ausgebildet wird, Ausbilden von Passivierungsmaterial über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind; selektives Entfernen eines Teils des Passivierungsmaterials und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials über mindestens einer Hohlraumseitenwand bleibt; wobei das Verfahren ferner das anschließende Ausbilden einer Schicht über dem weiteren Teil des Passivierungsmaterials, das über der mindestens einen Hohlraumseitenwand bleibt, aufweist (120).