中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.058 seconds)

    Prozessierung von Halbleitervorrichtungen
    3.
    发明专利
    Prozessierung von Halbleitervorrichtungen 未知

    公开(公告)号：DE102016102577A1

    公开(公告)日：2016-08-18

    申请号：DE102016102577

    申请日：2016-02-15

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED ,  EDER HANNES

    IPC: H01L21/3065 ,  C30B33/12 ,  H01L21/304 ,  H01L21/324

    Abstract: Ein Verfahren zum Dünnen eines Wafers enthält ein Dünnen des Wafers unter Verwendung eines Schleifprozesses. Der Wafer hat nach der Schleifprozessierung eine erste Ungleichförmigkeit in der Dicke. Der gedünnte Wafer wird unter Verwendung eines Plasmaprozesses geätzt. Der Wafer hat nach der Ätzprozessierung eine zweite Ungleichförmigkeit in der Dicke. Die zweite Ungleichförmigkeit ist kleiner als die erste Ungleichförmigkeit.

    Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
    5.
    发明专利
    Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp 未知

    公开(公告)号：DE102014114932B4

    公开(公告)日：2017-08-17

    申请号：DE102014114932

    申请日：2014-10-15

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： EDER HANNES ,  ENGELHARDT MANFRED ,  FÜRGUT EDWARD

    IPC: H01L21/50 ,  H01L21/304 ,  H01L21/60

    Abstract: Verfahren zum Ausbilden einer gedünnten, gekapselten Chipstruktur, wobei das Verfahren umfasst: Bereitstellen einer Trennstruktur (200), die in einem elektronischen Chip (100) angeordnet wird; Kapseln eines Teils des elektronischen Chips (100) durch eine Kapselungsstruktur (400), wobei der Chip (100) lateral von der Kapselungsstruktur (400) umgeben ist, und eine erste von zwei einander entgegengesetzten Hauptflächen des elektronischen Chips (100) zumindest zum Teil durch die Kapselungsstruktur (400) bedeckt ist, während die andere von den beiden einander entgegengesetzten Hauptflächen der Umgebung ausgesetzt bleibt; selektives Dünnen des durch die Kapselungsstruktur (400) teilweise gekapselten elektronischen Chips (100) von der anderen Hauptseite aus, so dass die Kapselungsstruktur (400) mit einer größeren Dicke verbleibt als der gedünnte elektronische Chip (100), wobei die Trennstruktur (200) als Dünnungsstopp dient; und die Dünnung durch Rückätzen von Material des elektronischen Chips (100) durchgeführt wird, während die Kapselungsstruktur (400) als Ätzmaske verwendet wird.

    Verfahren zur Herstellung einer Chipanordnung und Verfahren zur Herstellung einer Chipbaugruppe
    6.
    发明专利
    Verfahren zur Herstellung einer Chipanordnung und Verfahren zur Herstellung einer Chipbaugruppe 未知

    公开(公告)号：DE102013109881B4

    公开(公告)日：2020-06-18

    申请号：DE102013109881

    申请日：2013-09-10

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

    IPC: H01L21/768 ,  H01L21/306 ,  H01L21/78

    Abstract: Verfahren (100) zur Herstellung einer Chipanordnung, wobei das Verfahren Folgendes aufweist:Ausbilden (110) eines Lochs in einem Träger (504) mit mindestens einem Chip (506), wobei das Ausbilden eines Lochs im Träger (504) Folgendes aufweist:selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger (504) ausgebildet wird,Ausbilden von Passivierungsmaterial (524) über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind;selektives Entfernen eines Teils des Passivierungsmaterials (524) und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials (524) freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials (524) über mindestens einer Hohlraumwand (518) bleibt;wobei das Verfahren ferner das anschließende Ausbilden (120) einer Schicht (632) über dem weiteren Teil des Passivierungsmaterials (524), das über der mindestens einen Hohlraumwand (518) bleibt, aufweist;wobei das Ausbilden (110) eines Lochs (502) im Träger (504) das Ausbilden des Lochs (502) durch den Träger (504) hindurch aufweist, wobei der mindestens eine Chip (506) vom Träger (504) getrennt wird.

Patent Agency Ranking