公开(公告)号：DE10329663B4

公开(公告)日：2015-02-26

申请号：DE10329663

申请日：2003-07-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POMPL STEFAN ,  AHRENS CARSTEN

IPC: H01L21/762 ,  H01L21/8234

Abstract: Verfahren zur Herstellung einer vertikalen Isolation für ein elektronisches Bauelement, mit folgenden Schritten: (a) Bereitstellen eines Substrats (100), das einen hochdotierten Bereich (104) aufweist; (b) Aufbringen einer Halbleiterschicht (108) auf den hochdotierten Bereich (104); (c) Maskieren (124) der Halbleiterschicht (108), um einen Inselbereich auf dem hochdotierten Bereich (104) zu definieren; (d) Rückätzen des freiliegenden Teils der Halbleiterschicht (108) und des darunter befindlichen hochdotierten Bereichs (104), um in diesem Teil die Oberfläche des hochdotierten Bereichs (104) gegenüber der ursprünglichen Oberfläche (106) des hochdotierten Bereichs (104), auf der die Halbleiterschicht (108) gebildet ist, abzusenken; (e) Abscheiden einer Isolationsschicht (130, 140) auf der zurückgeätzen Struktur, wobei die Isolationsschicht auf der dem Substrat (100) abgewandten Seite eine Oberfläche (142) aufweist, die oberhalb der Oberfläche (110) der Halbleiterschicht (108) angeordnet ist; und (f) Abtragen der Isolationsschicht (110, 112, 130, 140), um die Oberfläche (110) der Halbleiterschicht (108) freizulegen.

公开(公告)号：DE102008056390B4

公开(公告)日：2013-10-10

申请号：DE102008056390

申请日：2008-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FOERG RAIMUND ,  GSCHWANDTNER ALEXANDER ,  LEHNERT WOLFGANG ,  POMPL STEFAN

IPC: H01L27/08 ,  B82B1/00 ,  H01L21/82 ,  H01L29/94

Abstract: Halbleitervorrichtung, die folgende Merkmale aufweist: eine Halbleiterschicht (102); eine erste Elektrode (104), die aus einem porösen, durch Sintern eines leitfähigen Granulats erzeugten Sinterkörper gebildet ist und die in oder auf der Halbleiterschicht (102) oder in oder auf zumindest einer über die Halbleiterschicht (102) angeordneten isolierenden Schicht gebildet ist, und wobei die erste Elektrode (104) von der Halbleiterschicht bzw. von der isolierenden Schicht durch zumindest eine Barrierenschicht (110, 112) getrennt ist, wobei die Barrierenschicht (110, 112) eine Diffusion von Metall aus der ersten Elektrode (104) in die Halbleiterschicht (102) unterdrückt; ein dielektrisches Material (106), das eine Oberfläche des porösen, durch Sintern eines leitfähigen Granulats erzeugten Sinterkörpers bedeckt; und eine zweite Elektrode (108), die das dielektrische Material (106) zumindest teilweise bedeckt, wobei das dielektrische Material (106) die zweite Elektrode (108) von der ersten Elektrode (104) elektrisch isoliert.

公开(公告)号：DE10330838B4

公开(公告)日：2005-08-25

申请号：DE10330838

申请日：2003-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  POMPL STEFAN ,  BARTL ULF ,  WERTHMANN HUBERT ,  HARTUNG WOLFGANG ,  PEICHL RAIMUND ,  EISENER BERND ,  HERZUM CHRISTIAN

IPC: H01L21/329 ,  H01L29/417 ,  H01L29/872

Abstract: An electronic device includes a substrate, an insulating layer arranged on the substrate, the insulating layer having an opening in an area of the surface of the substrate, an active layer arranged within the opening on the surface of the substrate, the active layer including a guard ring in those areas of the surface and of the active layer which are adjacent to the insulating layer, and a contacting layer arranged on an area of the active layer, the contact layer being adjacent to an area of the guard ring. The device may be produced by a process of three-fold self-alignment, to be precise utilizing a spacer process by means of which a diffusion source having a lateral extension far below the lithography limit is made possible.

公开(公告)号：DE10330838A1

公开(公告)日：2005-02-10

申请号：DE10330838

申请日：2003-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHRENS CARSTEN ,  POMPL STEFAN ,  BARTL ULF ,  WERTHMANN HUBERT ,  HARTUNG WOLFGANG ,  PEICHL RAIMUND ,  EISENER BERND ,  HERZUM CHRISTIAN

IPC: H01L21/329 ,  H01L29/417 ,  H01L29/872

Abstract: An electronic device includes a substrate, an insulating layer arranged on the substrate, the insulating layer having an opening in an area of the surface of the substrate, an active layer arranged within the opening on the surface of the substrate, the active layer including a guard ring in those areas of the surface and of the active layer which are adjacent to the insulating layer, and a contacting layer arranged on an area of the active layer, the contact layer being adjacent to an area of the guard ring. The device may be produced by a process of three-fold self-alignment, to be precise utilizing a spacer process by means of which a diffusion source having a lateral extension far below the lithography limit is made possible.

公开(公告)号：DE102012100006B4

公开(公告)日：2020-10-15

申请号：DE102012100006

申请日：2012-01-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEHNERT WOLFGANG ,  MEYER MARKUS ,  POMPL STEFAN ,  STADTMUELLER MICHAEL

IPC: H01L21/8242 ,  H01L27/08 ,  H01L27/108

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist:• Ausbilden eines Grabens (210) in einem Substrat (205);• Ausbilden einer ersten Elektrode (230) entlang und über Seitenwänden (215) und einer Bodenfläche des Grabens (210) durch Abscheiden eines leitenden Materials;• Ausbilden einer dielektrischen Schicht (240) über der ersten Elektrode (230);• teilweises Füllen des Grabens (210) mit einem ersten halbleitenden Material (250);• Ausbilden einer Grenzfläche (260) entlang einer Oberfläche des ersten halbleitenden Materials (250); und• Füllen des Grabens (210) mit einem zweiten halbleitenden Material (270),• wobei das Ausbilden der Grenzfläche (260) entlang der Oberfläche des ersten halbleitenden Materials (250) das Ausbilden einer dünnen Oxidschicht (260) über der Oberfläche des ersten halbleitenden Materials (250) und ein Tempern mit einer Temperatur von über 900°C aufweist, wobei die dünne Schicht (260) aus Oxid eine nicht fortlaufende Schicht ausbildet, die Inseln ausbildet, und wobei die Stärke der dünnen Schicht (260) weniger als 2 nm beträgt.

公开(公告)号：DE102012100006A1

公开(公告)日：2012-07-19

申请号：DE102012100006

申请日：2012-01-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEHNERT WOLFGANG ,  MEYER MARKUS ,  POMPL STEFAN ,  STADTMUELLER MICHAEL

IPC: H01L21/8242 ,  H01L27/08 ,  H01L27/108

Abstract: Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements und ein Halbleiterbauelement offenbart. Das Verfahren weist das Ausbilden eines Grabens (210) in einem Substrat (205), teilweise Füllen des Grabens (210) mit einem ersten halbleitenden Material (230), Ausbilden einer Grenzfläche (260) entlang einer Oberfläche des ersten halbleitenden Materials (230) und Füllen des Grabens (210) mit einem zweiten halbleitenden Material (250) auf. Das Halbleiterbauelement enthält eine erste Elektrode (230), die entlang Seitenwänden (215) eines Grabens (210) angeordnet ist, und ein Dielektrikum (240), das über der ersten Elektrode (230) angeordnet ist. Das Halbleiterbauelement enthält ferner eine zweite Elektrode (250), die den Graben (210) mindestens teilweise füllt, wobei die zweite Elektrode (250) eine Grenzfläche (260) innerhalb der zweiten Elektrode (250) aufweist.

公开(公告)号：DE10338689A1

公开(公告)日：2005-03-24

申请号：DE10338689

申请日：2003-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POMPL STEFAN

IPC: H01L21/02 ,  H01L27/08

Abstract: Resistance component has resistance region (10) of semiconductor material with first (22) and second part (24). First part comprises higher dopant concentration, resistance determined by width (B) of current path through first part of resistance region. This width is determined by section (30) of doping boundary (26) between both parts. Preferably second part is convex at section of doping boundary determining resistance controlling width of current path. Second part may be wedge-shaped. Independent claims are included for manufacturing method of resistance component.

公开(公告)号：DE102016118709B3

公开(公告)日：2018-01-25

申请号：DE102016118709

申请日：2016-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHMENN ANDRE ,  POMPL STEFAN ,  UMMINGER KATHARINA ,  SOJKA DAMIAN

IPC: H01L23/60 ,  H01L21/304 ,  H01L21/60

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Schutzvorrichtung vor elektrostatischer Entladung Folgendes aufweisen: eine erste vertikal integrierte Schutzstruktur vor elektrostatischer Entladung, die einen ersten Halbleiterabschnitt, ein erstes Kontaktgebiet, das auf einer ersten Seite des ersten Halbleiterabschnitts angeordnet ist, einen ersten Anschluss, der auf einer zweiten Seite des ersten Halbleiterabschnitts, die der ersten Seite des ersten Halbleiterabschnitts gegenüberliegt, freiliegt, und wenigstens zwei Schutzstrukturelemente vor elektrostatischer Entladung in einer antiparallelen Anordnung aufweist, eine zweite vertikal integrierte Schutzstruktur vor elektrostatischer Entladung, die einen zweiten Halbleiterabschnitt, ein zweites Kontaktgebiet, das auf einer ersten Seite des zweiten Halbleiterabschnitts angeordnet ist, einen zweiten Anschluss, der auf einer zweiten Seite des zweiten Halbleiterabschnitts, die der ersten Seite des zweiten Halbleiterabschnitts gegenüberliegt, freiliegt, und wenigstens zwei Schutzstrukturelemente vor elektrostatischer Entladung in einer antiparallelen Anordnung aufweist, eine Schicht für elektrische Verbindung, wobei die erste vertikal integrierte Schutzstruktur vor elektrostatischer Entladung und die zweite vertikal integrierte Schutzstruktur vor elektrostatischer Entladung auf der Schicht für elektrische Verbindung seitlich voneinander getrennt angeordnet sind und über die Schicht für elektrische Verbindung antiseriell elektrisch miteinander verbunden sind, wobei die Schicht für elektrische Verbindung über wenigstens eine Haftschicht an einen Stützträger montiert ist.

公开(公告)号：DE10329663B9

公开(公告)日：2015-08-13

申请号：DE10329663

申请日：2003-07-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POMPL STEFAN ,  AHRENS CARSTEN

IPC: H01L21/762 ,  H01L21/8234

Abstract: Verfahren zur Herstellung einer vertikalen Isolation für ein elektronisches Bauelement, mit folgenden Schritten: (a) Bereitstellen eines Substrats (100), das einen hochdotierten Bereich (104) aufweist; (b) Aufbringen einer Halbleiterschicht (108) auf den hochdotierten Bereich (104); (c) Maskieren (124) der Halbleiterschicht (108), um einen Inselbereich auf dem hochdotierten Bereich (104) zu definieren; (d) Rückätzen des freiliegenden Teils der Halbleiterschicht (108) und des darunter befindlichen hochdotierten Bereichs (104), um in diesem Teil die Oberfläche des hochdotierten Bereichs (104) gegenüber der ursprünglichen Oberfläche (106) des hochdotierten Bereichs (104), auf der die Halbleiterschicht (108) gebildet ist, abzusenken; (e) Abscheiden einer Isolationsschicht (130, 140) auf der zurückgeätzen Struktur, wobei die Isolationsschicht auf der dem Substrat (100) abgewandten Seite eine Oberfläche (142) aufweist, die oberhalb der Oberfläche (110) der Halbleiterschicht (108) angeordnet ist; und (f) Abtragen der Isolationsschicht (110, 112, 130, 140), um die Oberfläche (110) der Halbleiterschicht (108) freizulegen.

公开(公告)号：DE102013101733A1

公开(公告)日：2013-08-29

申请号：DE102013101733

申请日：2013-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERGER RUDOLF ,  POMPL STEFAN ,  POPP THOMAS

IPC: H01L27/08 ,  H01L21/822 ,  H01L27/108 ,  H01L29/04 ,  H01L29/92

Abstract: Ein Verfahren zum Ausbilden eines Halbleiterbauelements beinhaltet das Ausbilden einer Öffnung mit einer Seitenwand in einem Substrat und das Ausbilden einer ersten Epitaxialschicht in der Öffnung. Die erste Epitaxialschicht wird in einem ersten Abschnitt der Seitenwand ohne Aufwachsen in einem zweiten Abschnitt der Seitenwand ausgebildet. Eine zweite Epitaxialschicht wird in der Öffnung nach dem Ausbilden der ersten Epitaxialschicht ausgebildet. Die zweite Epitaxialschicht wird in dem zweiten Abschnitt der Seitenwand ausgebildet. Die erste Epitaxialschicht wird nach dem Ausbilden der zweiten Epitaxialschicht entfernt.