公开(公告)号：DE102013109881B4

公开(公告)日：2020-06-18

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/768 ,  H01L21/306 ,  H01L21/78

Abstract: Verfahren (100) zur Herstellung einer Chipanordnung, wobei das Verfahren Folgendes aufweist:Ausbilden (110) eines Lochs in einem Träger (504) mit mindestens einem Chip (506), wobei das Ausbilden eines Lochs im Träger (504) Folgendes aufweist:selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger (504) ausgebildet wird,Ausbilden von Passivierungsmaterial (524) über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind;selektives Entfernen eines Teils des Passivierungsmaterials (524) und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials (524) freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials (524) über mindestens einer Hohlraumwand (518) bleibt;wobei das Verfahren ferner das anschließende Ausbilden (120) einer Schicht (632) über dem weiteren Teil des Passivierungsmaterials (524), das über der mindestens einen Hohlraumwand (518) bleibt, aufweist;wobei das Ausbilden (110) eines Lochs (502) im Träger (504) das Ausbilden des Lochs (502) durch den Träger (504) hindurch aufweist, wobei der mindestens eine Chip (506) vom Träger (504) getrennt wird.

公开(公告)号：DE102017103095A1

公开(公告)日：2018-08-16

申请号：DE102017103095

申请日：2017-02-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KILLER THOMAS ,  BRUNNBAUER MARKUS ,  JANKER MARINA ,  KOLLER ADOLF ,  MAIER GABRIEL ,  MUELLER-HIPPER ANDREAS ,  STUECKJUERGEN ANDREAS ,  THOMS CHRISTINE

IPC: H01L21/301 ,  H01L21/304 ,  H01L21/50 ,  H01L21/60 ,  H01L21/66 ,  H01L21/78 ,  H01L23/12 ,  H01L23/48 ,  H01L25/00

Abstract: Ein Herstellungsverfahren wird bereitgestellt, das aufweist: Ausbilden von Vertiefungen (112) in einer Vorderseite (102) eines Wafers (100), Verbinden eines ersten vorübergehenden Haltekörpers (104) mit der Vorderseite (102) des vertieften Wafers (100), danach Verdünnen des Wafers (100) von einer Rückseite (106), Verbinden eines zweiten vorübergehenden Haltekörpers (110) mit der Rückseite (106), und danach Entfernen des ersten vorübergehenden Haltekörpers (104).

公开(公告)号：DE102013109881A1

公开(公告)日：2014-03-13

申请号：DE102013109881

申请日：2013-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EDER HANNES ,  HEINRICH ALEXANDER ,  HESS REINHARD ,  MACKH GUNTHER ,  MAIER GABRIEL ,  MENATH MARKUS ,  UMMINGER KATHARINA

IPC: H01L21/306 ,  H01L21/283 ,  H01L21/3105 ,  H01L21/56 ,  H01L21/60 ,  H01L21/78 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485

Abstract: Ein Verfahren (100) zur Herstellung einer Chipanordnung wird geschaffen, wobei das Verfahren Folgendes aufweist: Ausbilden eines Lochs in einem Träger mit mindestens einem Chip (110), wobei das Ausbilden eines Lochs im Träger Folgendes aufweist: selektives Entfernen von Trägermaterial, wodurch ein Hohlraum im Träger ausgebildet wird, Ausbilden von Passivierungsmaterial über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt sind; selektives Entfernen eines Teils des Passivierungsmaterials und von weiterem Trägermaterial, das durch die selektive Entfernung des Passivierungsmaterials freigelegt ist, wobei ein weiterer Teil des Passivierungsmaterials über mindestens einer Hohlraumseitenwand bleibt; wobei das Verfahren ferner das anschließende Ausbilden einer Schicht über dem weiteren Teil des Passivierungsmaterials, das über der mindestens einen Hohlraumseitenwand bleibt, aufweist (120).