Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung

    公开(公告)号:DE102013103378A1

    公开(公告)日:2013-10-10

    申请号:DE102013103378

    申请日:2013-04-04

    Abstract: Leistungstransistorzellen sind in einem Zellarray einer integrierten Schaltung gebildet. Kontakt-Vias können elektrisch eine Metallstruktur über dem Zellarray und die Leistungstransistorzellen verbinden. Eine Verbindungsleitung (800) verbindet elektrisch ein erstes Element (901), das in dem Zellarray angeordnet ist, und ein zweites Element (902), das in einem peripheren Bereich angeordnet ist. Ein Teil der Verbindungsleitung (800) ist zwischen der Metallstruktur und dem Zellarray angeordnet und verläuft zwischen einer ersten Achse (891) und einer zweiten Achse (892), die parallel und in einem Abstand zueinander angeordnet sind. Der Abstand ist größer als eine Breite des Verbindungsleitungsteiles. Der Verbindungsleitungsteil ist tangential zu der ersten Achse (891) und der zweiten Achse (892). Ein durch Scherkraft induzierter Materialtransport längs der Verbindungsleitung wird reduziert durch Verkürzen von kritischen Teilen oder durch Ausnutzen von Korngrenzeffekten. Die Zuverlässigkeit einer Isolatorstruktur, die die Verbindungsleitung bedeckt, ist gesteigert.

    WAFER-BASIERTER BEOL-PROZESS FÜR DIE CHIP-EINBETTUNG UND VORRICHTUNG

    公开(公告)号:DE102015101571B4

    公开(公告)日:2021-12-02

    申请号:DE102015101571

    申请日:2015-02-04

    Abstract: Halbleitervorrichtung (200), die aufweist:einen Halbleiterkörper (102), der eine Drift-Region (108, 110) und eine Gate-Elektrode (106) aufweist, die seitlich angrenzend an die Drift-Region (108, 110) angeordnet ist;eine Kontaktstruktur (204, 206), die über der Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht (118), eine elektrisch leitende Haftschicht (202) über der ersten Metallschicht (118) und eine zweite Metallschicht (124) über der elektrisch leitenden Haftschicht (202) aufweist;wobei die zweite Metallschicht (124) eine Dicke größer gleich 5 µm aufweist;eine weitere Drift-Region (108, 110), die seitlich angrenzend an die Gate-Elektrode (106) angeordnet ist, so dass die Gate-Elektrode (106) zwischen den zwei Drift-Regionen (108, 110) angeordnet ist;eine weitere Kontaktstruktur (204, 206), die über der weiteren Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht (118), eine elektrisch leitende Haftschicht (202) über der ersten Metallschicht (118) und eine zweite Metallschicht (124) über der elektrisch leitenden Haftschicht (202) aufweist,wobei die weitere Kontaktstruktur (204, 206) seitlich von der Kontaktstruktur (204, 206) getrennt ist;einen Gate-Abschnitt (112), der über der Gate-Elektrode (106) des Halbleiterkörpers (102) zwischen den Kontaktstrukturen (204, 206) bereitgestellt und mit der Gate-Elektrode (106) elektrisch gekoppelt ist;ein dielektrisches Material (122), das zwischen den Kontaktstrukturen (204, 206) bereitgestellt ist und den Gate-Abschnitt (112) bedeckt; undein Passivierungsmaterial (126), das über dem dielektrischen Material (122) zwischen den Kontaktstrukturen (204, 206) bereitgestellt ist.

    WAFER-BASIERTER BEOL-PROZESS FÜR DIE CHIP-EINBETTUNG

    公开(公告)号:DE102015101571A1

    公开(公告)日:2015-08-06

    申请号:DE102015101571

    申请日:2015-02-04

    Abstract: In verschiedenen Ausführungsformen wird eine Halbleitervorrichtung (200) bereitgestellt, die einen Halbleiterkörper (102) aufweist, der eine Drift-Region (108, 110) und eine Gate-Elektrode (106) aufweist, die angrenzend an die Drift-Region (108, 110) angeordnet ist; und eine Kontaktstruktur (204, 206, 208), die über der Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht, eine Haftschicht über der ersten Metallschicht und eine zweite Metallschicht über der Haftschicht aufweise.

Patent Agency Ranking