公开(公告)号：DE102005043914B4

公开(公告)日：2009-08-13

申请号：DE102005043914

申请日：2005-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAIER HUBERT ,  DETZEL THOMAS

IPC: H01L23/482 ,  H01L21/60 ,  H01L23/544

公开(公告)号：DE102013103378B4

公开(公告)日：2017-05-24

申请号：DE102013103378

申请日：2013-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MATOY KURT ,  DETZEL THOMAS ,  NELHIEBEL MICHAEL ,  ZECHMANN ARNO ,  DECKER STEFAN ,  ILLING ROBERT ,  LANZERSTORFER SVEN GUSTAV ,  DJELASSI CHRISTIAN ,  AUER BERNHARD ,  WÖHLERT STEFAN

IPC: H01L27/10 ,  H01L23/522

Abstract: Integrierte Schaltung, umfassend: Leistungstransistorzellen, die in einem Zellarray gebildet sind, eine Metallstruktur, die über dem Zellarray gebildet ist, und eine Verbindungsleitung (800, 812, 813, 830), die elektrisch ein erstes Element (901), das in dem Zellarray angeordnet ist, und ein zweites Element (902), das außerhalb des Zellarrays angeordnet ist, verbindet, wobei ein Verbindungsleitungsteil zwischen der Metallstruktur und dem Zellarray angeordnet ist und dieser Verbindungsleitungsteil zwischen einer ersten Achse (891) und einer zweiten Achse (892) verläuft, welche parallel und in einem Abstand zueinander angeordnet sind, und wobei der Abstand größer ist als eine Breite des Verbindungsleitungsteiles und der Verbindungsleitungsteil tangential zu der ersten Achse und der zweiten Achse ist.

公开(公告)号：DE102004003538B3

公开(公告)日：2005-09-08

申请号：DE102004003538

申请日：2004-01-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUEB MICHAEL ,  DETZEL THOMAS

IPC: H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L29/417 ,  H01L29/45 ,  H01L29/78 ,  H01L31/113

Abstract: An integrated semiconductor circuit having a first and a second portion of a substrate, in which a power semiconductor circuit structure and a logic circuit structure are respectively formed. The metallization having a power metal layer and an in relative terms thinner logic metal layer, the two metal layers being located directly above one another in this order, without an intermetal dielectric between them, only in the first portion above the power semiconductor circuit structure, and an uninterrupted conductive barrier layer being located at least between the power metal layer and the intermediate oxide layer and also between the power metal layer and the contact regions and electrode portions of the power semiconductor circuit structure which it contact-connects, and to a method for fabricating it.

公开(公告)号：DE102012111831A1

公开(公告)日：2013-06-13

申请号：DE102012111831

申请日：2012-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  GROSS JOHANN ,  ILLING ROBERT ,  KRUG MAXIMILIAN ,  LANZERSTORFER SVEN GUSTAV ,  NELHIEBEL MICHAEL ,  ROBL WERNER ,  ROGALLI MICHAEL ,  WOEHLERT STEFAN

IPC: H01L23/532 ,  H01L21/768 ,  H01L27/04

Abstract: Eine integrierte Schaltung umfasst ein Basiselement (1) und ein Kupferelement (2) über dem Basiselement (1), wobei das Kupferelement (2) eine Dicke von wenigstens 5 µm hat und ein Verhältnis einer mittleren Korngröße zur Dicke kleiner als 0,7 ist.

公开(公告)号：DE10228771B4

公开(公告)日：2008-02-14

申请号：DE10228771

申请日：2002-06-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  LANZERSTORFER SVEN ,  SCHOENHERR HELMUT ,  SKRABL SILKE

IPC: H01L21/768 ,  H01L21/314 ,  H01L23/52

公开(公告)号：DE102004057485B4

公开(公告)日：2007-10-18

申请号：DE102004057485

申请日：2004-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAYNOLLO JOSEF ,  DETZEL THOMAS

IPC: H01L23/528 ,  H01L23/28 ,  H01L23/482

Abstract: An integrated power semiconductor component (1) comprises a semiconductor material region (20), a semiconductor circuit (31,32), contact points (33,34), metallised regions, and a protective and sealing material. An embedding material region is used to embed the semiconductor material, and the protective material is located below it. The upper metallising region is expanded and covers the semiconductor components below.

公开(公告)号：DE102005043914A1

公开(公告)日：2007-03-15

申请号：DE102005043914

申请日：2005-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAIER HUBERT ,  DETZEL THOMAS

IPC: H01L23/482

公开(公告)号：DE10228771A1

公开(公告)日：2004-01-15

申请号：DE10228771

申请日：2002-06-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  LANZERSTORFER SVEN ,  SCHOENHERR HELMUT ,  SKRABL SILKE

IPC: H01L21/768 ,  H01L21/314

Abstract: Process for filling holes and planarizing between metal strips (1) during the manufacture of integrated semiconductor circuits comprises depositing a filler layer (2) between the metal strips using a high density plasma oxide deposition process in a thickness so that the filler layer fills the holes between the metal strips lying on one level, depositing an undoped dielectric layer (3) on the filler layer, and anisotropically back-etching the dielectric layer to reach a final thickness of the filler layer and the dielectric layer. An independent claim is also included for an integrated semiconductor circuit produced by the above process.

公开(公告)号：DE10051909A1

公开(公告)日：2002-05-16

申请号：DE10051909

申请日：2000-10-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DETZEL THOMAS ,  FRIZA WOLFGANG ,  RUEB MICHAEL

IPC: H01L29/06 ,  H01L29/40

Abstract: Edge border comprises: a semiconductor body (1) of one conducting type with semiconducting regions (2,3) on an edge surface region bordering a first main surface; and a field plate (4) arranged on the edge surface region and the first main surface. The site of the bend and sealing of equipotential lines (9) is applied using a voltage in an insulating region (6). An Independent claim is also included for a process for the production of an insulating region in a semiconductor body. Preferred Features: The insulating region is an insulating region extending vertically from the first main surface into the semiconductor body.

公开(公告)号：DE102012111831B4

公开(公告)日：2019-08-14

申请号：DE102012111831

申请日：2012-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  GROSS JOHANN ,  ILLING ROBERT ,  KRUG MAXIMILIAN ,  LANZERSTORFER SVEN GUSTAV ,  NELHIEBEL MICHAEL ,  ROBL WERNER ,  ROGALLI MICHAEL ,  WÖHLERT STEFAN

IPC: H01L23/532 ,  H01L21/768 ,  H01L27/04

Abstract: Integrierte Schaltung, umfassend:ein Basiselement (6) mit einer Vielzahl von Komponenten elektronischer Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats (1) undein Kupferelement (2) aufweisend Kupferkörner (2a) über dem Basiselement (6),wobei das Kupferelement (2) eine Dicke von wenigstens 5 pm hat und das Verhältnis der mittleren Korngröße der Kupferkörner (2a) des Kupferelements (2) zur Dicke des Kupferelements (2) kleiner als 0,7 ist, undwobei der Modalwert der Korngrößenverteilung der Kupferkörner (2a) des Kupferelements (2) größer als 2 pm und kleiner als 5 pm ist.