"> PACKAGING-ARCHITEKTUR MIT KOMPENSATIONSSCHICHTEN FÜR

    公开(公告)号:DE102023134683A1

    公开(公告)日:2025-01-02

    申请号:DE102023134683

    申请日:2023-12-11

    Applicant: INTEL CORP

    Abstract: Mikroelektronische Anordnungen, zugehörige Bauelemente und Verfahren sind hierin offenbart. Bei einigen Ausführungsbeispielen kann eine mikroelektronische Anordnung eine erste Schicht mit einem ersten Die mit einem ersten Kontakt; einen zweiten Die mit einem zweiten Kontakt; und eine Anschlussfläche-Schicht auf dem ersten und dem zweiten Die mit einer ersten Anschlussfläche und einer zweiten Anschlussfläche umfassen, wobei die erste Anschlussfläche mit dem ersten Kontakt gekoppelt und in einer ersten Richtung von diesem versetzt ist und die zweite Anschlussfläche mit dem zweiten Kontakt gekoppelt und in einer zweiten, von der ersten Richtung verschiedenen Richtung von diesem versetzt ist; und eine zweite Schicht, die einen dritten Die mit dritten und vierten Kontakten umfasst, wobei die erste Schicht mit der zweiten Schicht durch Metall-zu-Metall-Bonds und Fusionsbonds gekoppelt ist, der erste Kontakt mit dem dritten Kontakt durch die erste Anschlussfläche gekoppelt ist und der zweite Kontakt mit dem vierten Kontakt durch die zweite Anschlussfläche gekoppelt ist.

Patent Agency Ranking